Gast
#938501
Hallo Der angehängte VHDL-Code ist mir ein Rätsel: Wie man sieht, handelt es sich um eine Komponente, welche ein VGA-Signal generiert. Das funktioniert soweit völlig problemlos. Probleme gibts hingegen auf Zeile 61, möglicherweise in Zusammenhang mit Zeile 70. Das Signal sfbufctrl_clken (und der dazugehörige Output) wird ganz kurz auf 1 gesetzt, fällt dann aber sofort wieder auf 0 zurück. (Auf meinem 25 MHz Oszi ist nur ein senkrechter Strich zu sehen, das Signal dürfte also genau 1 Taktperiode (auch 25 MHz) auf 1 sein.) Richtigerweise sollte das Signal aber einige Taktzyklen oben bleiben... Auszug aus dem Code (vollständige Datei im Anhang):
1 | |
2 | |
3 | |
4 | |
5 | |
6 | |
7 | |
8 | |
9 | |
10 | |
11 | |
12 | |
13 | |
14 | |
15 | |
16 | |
17 | |
18 | |
19 | |
20 | |
21 | |
22 | |
23 | |
24 | |
25 | |
26 | |
27 | |
28 | |
29 | |
30 | |
31 | |
32 | |
33 | |
34 | |
35 | |
36 | |
37 | |
38 | |
39 | |
40 | |
41 | |
Dann noch eine andere Frage, hängt evtl. damit zusammen: Ist es notwendig, alle Outputs als Signal 'zwischenzuspeichern', so wie es im vorliegenden Code gemacht wird? Oder könnte ich den jeweiligen Wert auch direkt auf den Output schreiben? Gruss Michael