Gast
#940145
Hallo, ich habe ein Clock-Signal mit 50MHz und möchte daraus ein Clocksignal mit 25MHz erstellen. Ich habe schon Verilog-Code geschrieben, leider funktioniert er nicht richtig. Wo ist der Fehler? Wie kann ich das besser/ einfacher machen? Marcel module clk25_generator( clk50, reset, clk25 ); input clk50, reset; output clk25; reg clk25; reg state; always @(posedge clk50) begin if (reset==1'b1) begin state<=1'b0; clk25<=1'b0; end else begin if (state==1'b1) begin clk25=~clk25; state<=state+1; end state<=state+1; end end always @(negedge clk50) begin if (state==1'b1) begin clk25=~clk25; end state<=state+1; end endmodule