mikrocontroller.net

Forum: FPGA, VHDL & Co. Clock-Signal um die Hälfte verringern


Autor: Marcel (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo,

ich habe ein Clock-Signal mit 50MHz und möchte daraus ein Clocksignal 
mit 25MHz erstellen.

Ich habe schon Verilog-Code geschrieben, leider funktioniert er nicht 
richtig.

Wo ist der Fehler? Wie kann ich das besser/ einfacher machen?


Marcel




module clk25_generator(
clk50,
reset,
clk25
);

input clk50, reset;
output clk25;

reg clk25;

reg state;

always @(posedge clk50)
begin
   if (reset==1'b1) begin
   state<=1'b0;
   clk25<=1'b0;
   end
   else begin

   if (state==1'b1) begin
      clk25=~clk25;
      state<=state+1;
   end

     state<=state+1;

   end
end



always @(negedge clk50)
begin
  if (state==1'b1) begin
      clk25=~clk25;
  end
    state<=state+1;
  end

endmodule

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Nicht, dass ich Verilog könnte, aber wie wäre das:


module clk25_generator(
clk50,
reset,
clk25
);

input clk50, reset;
output clk25;

reg clk25;

always @(posedge clk50)
begin
   if (reset==1'b1) begin
       clk25<=1'b0;
   end
   else begin
      clk25=~clk25;      >>>>>>>> toggeln des Bits = teilen durch 2
   end
end

endmodule

Insbesondere, weil ich nicht glaube, dass du ein FF (innerhalb des 
FPGAs) findest, das du auf die pos. und die neg. Flanke triggern kannst.

Autor: Tim R. (vref)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Die Frage ist auch, ob dein geteiltes Clocksignal unbedingt von Reset 
abhängig sein muss.
Wenn nicht, kannst du es dir auch noch einfacher machen:

reg clk2 = 1'b0;
always @(posedge clk)
begin
  clk2 <= ~clk2;
end

Autor: Harald (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das wird ein Schweiss Clock signal, wenn man es in derselben Domäne 
nutzen will,

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Das wird ein Schweiss Clock signal, wenn man es in derselben
>Domäne nutzen will
Sowas nutzt man eh nur als Enable, dann hat das mit Schweiß nichts zu 
tun.

:
:
always @(posedge clk50)
begin
   clk25=~clk25;          >>>>>>>> toggeln des Bits = teilen durch 2
end

always @(posedge clk50)
begin
   if (clk25==1'b1) begin  >>>>>>> Clock-Domain 50MHz mit Enable 25MHz
      :
      :
   end
end
:
:

Autor: Falk Brunner (falk)
Datum:

Bewertung
0 lesenswert
nicht lesenswert

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.