@all, ich habe zuerst vorgehabt die Controllerplatine per Steckverbindung zu verbinden jedoch habe ich diesen Ansatz dann doch verworfen. Ich habe nun eine Platine designed die > Europaplatine sein soll da ich aber auf Europlatine begrenzt bin habe ich zwei Platinen erstellt eine I/O und die andere eigentlich die uC Platine daher sind auf der Platine (unten)die etwas komisch plazierten Pads diese sind jedoch nur die Verbindung der einzelnen Platinen. Ich habe vor die Platine selbst zu ätzen und da ich keine DK machen kann habe ich alle Stecker etc. nur von unten angefahren und neben dem Stecker eine DK gesetzt das sieht nun etwas komisch aus sollte jedoch nicht stören. Ich habe noch kein GND Poligon eingefügt um die Leiterbahnführungen besser sehen zu können aber ein Poligon werde ich noch einfügen. Da es meine erste Platine dieser Art ist bin ich an euren Meinungen interessiert was die Plazierung der Bauteile,Leiterbahnführung,Layoutfehler uvm. Ich hbe gerade gesehen das auf der Bottom Seite oben rechts drei Widerstände sind die auf die Top Seite gehören werde das gleich mal ändern. MfG Thomas
Brauchst du wirklich all die Pullups? Lies noch mal nach ob die wirklich nötig sind oder der µC nicht interne Pullups hat. Falls nicht sind Widerstandnetzwerke schneller zu bestücken. Den Quarz würd ich näher ranrücken und ganz symmetrisch anschließen. Er sollte ein separates Groundpolygon zu Abschirmung bekommen, das direkt mit dem unter dem Atmega verbunden ist. Es gibt dazu von Atmel eine AN AVR042: AVR Hardware Design Considerations Die Masseführung insbesondere am Atmega ist nicht sternförmig. Die VCC-Versorgung für den Mega würd ich direkt legen und nicht einmal um die ganze Platine zirkeln, also von oben, wenn das oben links die Einspeisung ist. Auch hier sternförmig arbeiten! VCC in Top spart die oben links DKs VCC und GND dicker, es ist doch viel Platz.. 10µH in VCC direkt vor den Atmega schaden auch nicht. Mach ich standardmäßig. Stützkondensatoren können näher ran. Ansonsten sieht es auf den ersten Blick recht aufgeräumt und auch sauber aus. Masse unter Atmega ist gut.
@Gast, zuerst einmal Danke für Deine Antwort. Gast wrote: > Brauchst du wirklich all die Pullups? Lies noch mal nach ob die wirklich > nötig sind oder der µC nicht interne Pullups hat. Falls nicht sind > Widerstandnetzwerke schneller zu bestücken. Da ich etwas längere Leitungslängen habe will ich zumindest die Möglichkeit haben einen Pullup eizulöten ob ich alle brauch ?!? weis ich nich nicht. Widerstandsnetwerke haben den doppelten Pitch als den den ich im Moment habe (BE <--> BE). > Den Quarz würd ich näher ranrücken und ganz symmetrisch anschließen. Er > sollte ein separates Groundpolygon zu Abschirmung bekommen, das direkt > mit dem unter dem Atmega verbunden ist. Es gibt dazu von Atmel eine AN Ich wusste nicht welchen Quarz du meinst da hebe ich einfach mal beide näher zum AVR plaziert. > AVR042: AVR Hardware Design Considerations Habe ich schon mal angeschaut jedoch habe die natürlich einen einfachen Controller als Beispiel verwendet nur ein GND und Vcc Anschluss bei mir sid es 3 und DK's unter dem uC will ich vermeiden da ich die LP selber mache. > Die Masseführung insbesondere am Atmega ist nicht sternförmig. Ich habe die GND Fläche unter dem AVR rechts oben und unten mit GND verbunden eventuell kann ich das noch ändern wenns stört. > Die VCC-Versorgung für den Mega würd ich direkt legen und nicht einmal > um die ganze Platine zirkeln, also von oben, wenn das oben links die > Einspeisung ist. Auch hier sternförmig arbeiten! Die Einspeisunt ist links unten und danach direkt zum AVR ich habe ein Drssel eingesetzt und den Strang der den AVR versorgt. Die Versorgungsspannung die um die LP liegt ist nur für die externen Bauteile MAX232/485,EEPROM,Pullups etc. hat also nicht mit der Versorgungsspannung des AVR zu tun. > VCC in Top spart die oben links DKs > VCC und GND dicker, es ist doch viel Platz.. Habe nun teilweise Poligone gemacht und wenn es möglich ist werde ich die Leiterbahnbreite natürlich ausnutzen wenn alle Bauteile richtig plaziert sind werde ich das als letzten Arbeitsschritt tun. > 10µH in VCC direkt vor den Atmega schaden auch nicht. Mach ich > standardmäßig. Habe ich gemacht > Stützkondensatoren können näher ran. Ich habe versucht immer nit den Vcc Zuleitung zuers den STützkondensator anzuschliessen und dann erst den AVR bei anderen Layouts die ich gesehen habe ist das nicht si haher denke ich das es mit dem Abstand OK ist. > > Ansonsten sieht es auf den ersten Blick recht aufgeräumt und auch sauber > aus. Masse unter Atmega ist gut. Danke für die Blumen. Weitere Meinungen :-) Ich hänge mal die überarbeitete Version an. Thomas
Keine Masseschleifen! Die am Atmega muß weg, nur eine Einspeisung. Das mit den drei Entkoppel C's ist schon ok, bei den AN von Microchip gings mir um die Masse Fläche unter dem Quarz, ungünstig die mit dem C zusammen zum Atmega zu bringen. Wenn du im Layer 39 oder 41 rects über die schrift legst, wird der rand des polygons dort nicht so ausgefranst. Sieht sauberer aus. Beim Polygon stehen die Orphans auf on, unschön (in den Ecken). Falls du für deinen quarz keine isolierfolie hast gibts ev. nen kurzschluß mit der leiterbahn. ansonsten sieht mir das ganze zu gut aus, da kann ich nicht mal eben drüberschauen und noch fehler finden, vielleicht schreibt ja wer anders noch was.
Gast wrote: > Keine Masseschleifen! > Die am Atmega muß weg, nur eine Einspeisung. Habe nun eine Einspeisung gelöscht. > Das mit den drei Entkoppel C's ist schon ok, bei den AN von Microchip > gings mir um die Masse Fläche unter dem Quarz, ungünstig die mit dem C > zusammen zum Atmega zu bringen. Das habe ich auch geändert und die GND Fläche unter dem Quarz an die GND der Kondensatoren für den Quarz verbunden oder ist das auch wieder schlecht ?!? > Wenn du im Layer 39 oder 41 rects über die schrift legst, wird der rand > des polygons dort nicht so ausgefranst. Sieht sauberer aus. Habe ich versucht und sieht wirklich optisch besser aus. > Beim Polygon stehen die Orphans auf on, unschön (in den Ecken). > Falls du für deinen quarz keine isolierfolie hast gibts ev. nen > kurzschluß mit der leiterbahn. Die waren schon auf OFF nur habe ich neben dem GND Poligon noch ein weiteres über die Top fläche gelegt um mehr fläche abzudecken. Das habe ich auch rückgängig gemacht und noch 2 GND Brücken gelegt und sieht es fast aus wie vorher. > ansonsten sieht mir das ganze zu gut aus, da kann ich nicht mal eben > drüberschauen und noch fehler finden, vielleicht schreibt ja wer anders > noch was. @Gast Danke für die Tipps. Thomas
Wieso geben manchmal zig Leute Ihren Senf dazu, manchmal niemand?
Muss eine Massefläche nicht auch mit Masse verbunden werden? Oder hab ich da was übersehen?
Platine und Schaltplan bitte als PNG anhaengen.
Michael G. wrote:
> Platine und Schaltplan bitte als PNG anhaengen.
Kein zip oder was?
Na klar, ich installier mir jetzt 20 Softwarepakete inkl. Layoutprogramm und am Besten gleich noch das passende Betriebssystem auf der entsprechenden Hardware-Plattform dazu nur weil der OP die Grundregeln eines oeffentlichen Forums nicht verstanden hat. Ist klar. Und das ganze dann 20 mal am Tag, immerhin will ich ja was von den Leuten, die hier posten, richtig?
zu dumm zu ^^ in dem zip sind png's, flachzange ^^
Angehängte Dateien:
-
Bot_02.png
38 KB
Die Masseflächen auf der Unterseite müssen wohl gar nicht mit GND verbunden werden?
@Micha, ich habe mittlerweile das Layout noch etwas angepasst und habe das Top Poligon mit GND und das Bottom Poligon mit Vcc verbunden. Ich musste das Layout nochmals neu routen da ich einen Stecker vergessen hatte. @Michael G., ich finde es besser alle *.png files zu zippen und einmal anzuhängen als 5x posten mit jeweils einem File. --> meine Meinung. Und ein Programm welches das ZIP Format lesen kann wird es wohl unter Linux auch geben. Ich installier WinZip immer standardmässig. Ich denke auch bei Deinen Postings ging es Dir nicht ums Thema sondern nur um die Genugtuung meckern zu können. Also bitte schön weitermachen und halte meinen Thread auf Top 10.;-) Thomas
Wenn ich da mal meinen Senf, bzw.Verbesserungsvorschläge zugeben/machen darf. (Vorlage blaues Layer) 1)im linken oberen Bereich geht ne Leiterbahn durch ne verdächtige kleine Befestigungsbohrung 2)SMD-Widerstände stehen zu nah beieinander. Entweder mehr Luft (ca.1/2 kleinste Leiterbahnbreite)dazwischen lassen oder versetzt anordnen. 3)Die clerance zwischen den Leiterbahnen scheinen mir zu gering (ca.1/2 Leiterbahnbreite Abstand würde ich empfehlen) 4)Poligone grundsätzlich nur Masse-Potenzial sofern eine andere Polarität zwingend erforderlich ist. 5)Ein kleiner eindeutig lesbarer Hilfstext (z.B.LS+BS,je nach Layer) erleichtert das Handling mit den Belichtungsmasken bei der Herstellung der Leiterplatte 6)Einige Bohrungen (Holes,ganz oben links) scheinen mir ein wenig groß geraten.(Sind das Pad`S oder Via`s?) Wenn de das andere Layer auch als Png-Datei einstellst kann ich mir es ja auch mal anschauen.
@AC/DC, 1) Diese Befestigungsbohrung ist in der Lib des SMD Poti dabei werde ich manuell löschen keine Ahnung wofür die gedacht ist. 2) Kann ich mal versuchen mit dem versetzten ob es noch klappt da es schon recht eng zugeht. 3) bei 12mil kommen keine Fehler daher muss es reichen. 4)Hat es wirklich Vorteile wenn man nur GND verwendet? Ich habe etwas Respeckt davor alles mit Masse zu verbinden. 5) ist im neuen Layout enthalten. 6) Das sind Holes direkt von der Lib Holes 3.2 mm für eine M3 Schraube. Weiter oben ist das gesamte Layout incl. allem. Ob ich mein neues Layout einstelle weis ich noch nicht muss aber erst zufrieden und fertig sein. Thomas
1) Dann würde ich die Leiterbahn drumherum führen und gut. (Wahrscheinlich hatte man wohl gedacht mittels Schraubendreher auch durch die Leiterplatte hindurch den Trimmpoti verstellen zu können). 2) Das nenn`s du eng? 3) Ich würde lieber 20-24mil einstellen und routen. Für ausreichende Isolationsabstände sollte man schon sorgen und verbessert gegebenenfalls die Signalqualität durch reduzierung von parasitären Kapazitäten auf Signalwegen (Ist natürlich vom Signal abhängig). 4) Gewöhnlich wirkt eine Massefläche Elektromagnetisch abschirmend, ansonsten ist es nur eine inaktive Metallfläche die den Ätzmittel- verbrauch reduziert und das Gewicht der LP erhöht. Davor muß man keinen Respekt haben, ist Stand der Technik. 6) Ich meinte nicht die Befestigungsbohrungen, sondern die Lötaugen an den Leiterbahnen ganz oben-links(4x) und etwa oben-mittig(4x), mit den doch schon recht großen Bohrungen(1,2-1,5?). Ist nur ein Vorschlag. Wenn de meinst, das es auch so geht, kannste es auch so machen wie du willst. Probieren geht eben immer noch über studieren und Erfahrung macht den Meister.
@AC/DC, OK, jetzt weis ich was Du bei Punkt 6 meinst das sind Lötaugen für Lötstifte 1.3mm. Ich habe ja eine Seite mit Masse belegt, wenn ich nun auch noch die Bottom Seite mit Masse verbinde weis und glaube ich nicht mehr Vorteile zu habe lasse mich aber gerne belehren. Ich stelle hier nochmal meine aktuelle Platine rein, ich habe die GND und Vcc Flächen etwas eingefärbt damit man die Verbindungen besser sehen kann. Habe es mit der Hand gemacht daher könnte es sein das ich die ein oder andere vergessen habe. Top --> GND Bottom --> Vcc Gruß und Danke Thomas
Hallo Thomas, 1)Mit der Bauteildichte bei den SMD-Widerstandsreihen wirste Probleme beim Bestücken und Löten bekommen. 2)Unterhalb des Quarzes überschneiden sich mit der Befestigungsbohrung Leiterbahnen und ein Bauteil. Eine Schraube könnte einen Kurzschluß verursachen oder das Bauteil beschädigen. Das Symbol sollte freigehalten werden oder ganz verschwinden. 3)Das Beschriftungsfeld unten links sollte schon lesbar sein. Strichstärke zu gering? 4)wenn im blauen Layer die vertikalen Leitungen nicht mehr auseinander gelegt werden können kann man mehr Zwischenraum gewinnen durch schmaler machen der Leitungen. 5)Für Via`s(Signale)ist eine Bohrung von 0,5-0,6mm beim ersten mal meist ausreichend.Erfahrene Designer machen die sogar noch kleiner. 6)Ein Poligon unter dem Chip ist zwar gewiß nicht falsch aber die Zwischenräume zu den Pads sind doch etwas zu gering. Leider kann man das nicht so gut beurteilen wegen dem Bestückungsdruck. Ich würde mir noch die Mühe machen alle Chippads thermal so zu designen das die Leitungen 1-2mm lang vom Pad um die halbe Leiterbahnenbreite schmaler ausfallen. Es begünstigt das Löten. ********* ****************** ************************************ ********* ****************** Pad ThermalLb Leiterbahn
Hallo AC/DC, zuerst einal Danke das Du mein Layout angeschaut hast. zu 1. Ja ich habe auch schon schlechte Träume wenn ich ans löten denke aber ich habe die Hoffnung nicht alle Pullups zu brauchen ich wollte es nur vorsehen. zu 2. hier wird keine Bohrung sein sondern nur ein Abstandhalter der das durchbiegen der LP die über dieser befestigt ist verhindern soll die drei anderen Bohrungen werden zum befestigen verwendet(1x unten und 2x links) Ich wollte diese Ecke nur nicht frei hängen lassen. zu.3 Das Beschrieftungsfeld ist schon lesbar nur hier habe ich es unkenntlich gemacht. zu 4. kann ich versuchen hoffe nur das ich dann keine Probleme mit Unterätzungen bekomme daher bin ich immer nicht unter 0.3048 gegangen. zu 5. Ich habe 0.8mm Bohrungen verwendet da ich durch Nieten eine DK herstellen will wohleher muss und die kleinsten sind 0.8mm Außendurchmesser. zu 6. Hierzu muss ich zuerst gestehen, daß ich mich nicht übermässig gut mit Eagle auskenne denn alles was ich so kenne habe ich mir so angeeignet. Hierzu gehört auch alle Leiterbahnen in einem bestimmten Raster zu verlegen in meinem Fall 0.635mm. Nun hat der Mega als Raster 0.5mm was also nicht passt. Nun fahre ich immer vom Mega Pad los nach aussen und dann auf das Raster mir ist es aber nicht gelungen dies so zu machen wie Du es vorgeschlagen hast. Ich habe es mal versucht gleich auf das Raster zu fahren und dann mit einer dickeren Wire weiter doch dann habe ich mal einen Knick nach recht dann nach linke langer/kurzer Knick es sah einfach schei..... aus. Ich lasse mich aber gerne belehren wie es funktioniert bwz. wie Ihr das so macht.
Ich würd wegen des Lötens am Atmega schlecht träumen. Die Massefläche geht sehr nah an die Pins, alleine das Platzieren... Es sei denn du hast Lötstopp drauf....
Angehängte Dateien:
-
platine.masse..jpg
64 KB
Hi, habe einfach mal geschaut. Die Massefläche könnte optimiert werden (s. Anlage). Wenn man etwas mit der Verlegung spielt, fließt die Massefläche bestimmt um weitere Bauteile herum... Kalle
HAllo thomas, zu 6) kann man die Leitungen auch nachträglich in der Breite verändern, benötigt aber für Thermals am Chippad einen Knickpunkt in der Leiterbahn den man mit dem "Split"-Befehl erzeugt. Einfach auf die Leitung klicken und die Leitung wird in zwei Segmente aufgteilt. Wenn man dann auf "Change" und "Width" eine andere Breite einstellt, kann man anschließend jedes Segment durch anklicken verändern auf die gerade einstellte Breite. Ist zwar bei den vielen Pin`s mühselig, aber es geht. Wenn man eine Gruppe(Groupe) selektieren kann ist vielleicht die Arbeit schneller zu erledigen, hab das habe nicht ausprobiert.
@Gast, ich mache die LP zwar selbst aber mit Lötstop.Habe aber den Abstand etwas vergrössert. @Kalle, Hast recht es gab noch das ein oder andere zu verbesser habe nun einige modis vorgenommen und es sieht jetzt besser aus. @AC/DC ich habe es echt versucht aber wenn ich den Split befehl verwende springt die Wire immer auf das Raster und dann habe ich diese Knicke die ich unschön finde. Habe nun die betroffenen Leiterbahnen auch width 0.254 geändert. Gruß und Danke nochmals an alle. Thomas
Hallo Thomas, wenn ich mich nicht irre gibt`s bei Eagle zwei Grids. Das, welches zum Roueten verwendet wird sollte man abschalten oder auf ein Mil einstellen. Dann dürfte es keine Probleme mehr mit unschönen Knicken geben.
Angehängte Dateien:
-
bild.PNG
12 KB
@AC/DC, ich weis nicht ob ich es einfach nicht kapiere was oder wie Ihr es mein oder ist es nur ein Verständnisproblem. Nehmen wir einmal an ich habe einige IC DIL 14 Pitch 2.54mm und dann noch einige SO08 Pitch 0.65mm und noch einen Mega128 mit Pitch 0.8mm. Wenn ich nun da kleinste Raster nehme was für alle passen würde wäre dies 0.01 mmm. Hier aber noch exakte Abstände bei den Leitungen einzuhalten ist extren schwierig. Ich habe nun mein Raster was natürlich auch falsch sein kann bei 0.635mm gewählt was für die DIL passt und für die SO08 auch fast.Beim Mega habe ich natürlich eine grössere Differenz daher ist es unmöglich ohne Knicke auszukommen. Ich fahre immer vom Pin weg und mache dann einen Knick auf mein Raster. Soweit alles OK. Wenn ich nun aber "Chippads thermal" machen will von 1-2 mm dann muss ich auf das kleinste gemeinsame Raster umschalten und die Linie bis 1-2 mm vom Pad ziehen danach wieder auf das 0.635 Raster zurück und weiter routen mit einer dickeren Wire. Wenn ich die jedoch von meinem 0.635 Raster versuch sieht das echt Sch... aus ich kann also nur den Umweg über die Rasterumstellung nehmen. Anbei mal ein Bild als Beispiel Rechts ohne Rasterumstellung links mit Rasterumstellung. Und das ist was Du meinst denkne ich zumindest. Thomas
@ Thomas S. (thomass) >Nehmen wir einmal an ich habe einige IC DIL 14 Pitch 2.54mm und dann >noch einige SO08 Pitch 0.65mm und noch einen Mega128 mit Pitch 0.8mm. SO8 hat 1,27 mm. >Wenn ich nun da kleinste Raster nehme was für alle passen würde wäre >dies 0.01 mmm. Du meinst Inch, nicht mm, also 10mil ;-) >Hier aber noch exakte Abstände bei den Leitungen einzuhalten ist extren >schwierig. Keineswegs. Siehe Artikel oben. >Ich habe nun mein Raster was natürlich auch falsch sein kann bei 0.635mm >gewählt was für die DIL passt und für die SO08 auch fast.Beim Mega habe Naja, das sind 25 mil, ist OK. >ich natürlich eine grössere Differenz daher ist es unmöglich ohne Knicke >auszukommen. Die Knicke sind aber nur einmalig am IC, um bei geschiktem Layout unsichtbar. >Ich fahre immer vom Pin weg und mache dann einen Knick auf mein Raster. >Soweit alles OK. Wo ist dann das Problem? >Wenn ich nun aber "Chippads thermal" machen will von 1-2 mm dann muss Was soll das sein? Du meinst mit sehr dünnen Leitungen vom IC weg, dann dicker werden? Wozu? Macht keiner. >ich auf das kleinste gemeinsame Raster umschalten Musst du nicht. > und die Linie bis 1-2 >mm vom Pad ziehen danach wieder auf das 0.635 Raster zurück und weiter >routen mit einer dickeren Wire. Du musst nur die Leiterbahnbreite umschalten. >Wenn ich die jedoch von meinem 0.635 Raster versuch sieht das echt >Sch... aus ich kann also nur den Umweg über die Rasterumstellung nehmen. Dann machst du was falsch. Abgesehen davon, dass diese dünnen Anschlüsse nix bringen, ausser Stress ;-) >Und das ist was Du meinst denkne ich zumindest. ??? MFG Falk
@Falk, OK So08 hat 1.27 mm Pitch mein Fehler. Die Frage um die es eigentlich geht welche Raqster verwende ich? Dil BE 2.54 mm So08 BE 1.27 mm SO* BE 0.64 QFP BE 0.8 mm QFP BE 0.5 mm Wenn ich all diese BE auf einem Layout habe ist da größte gemeinsame Raster 0.01mm und nicht 10 mil(0.254 mm) denn soviel kann ich noch rechnen das 0.8mm oder 0.5mm durch 1mil keine ganze Zahl ergibt. Hättest Du dir die Mühe gemacht einige Postings weiter oben zu überfliegen wüsstest Du was die dünnen Linien bedeuten und warum diese vorgeschlagen wurden --> "Chippads thermal" <--. Wenn ich "Chippads thermal" und das Raster nicht umschalte sieht es so aus wie das rechte Beispiel also Schei.... Wenn Du sagst das ich nicht umschalten muss wie bekomme ich "Chippads thermal" hin wie im linken Bild zu sehen?????? Ich sage Dir das geht NUR mit umschalten des Rasters Thomas
>Und das ist was Du meinst denkne ich zumindest.
Richtig, die Linke Seite sieht doch super aus. Bedrahtete Bauteile
brauchen keine Thermals weil die Löttechnik nicht so schwierig
ist wie bei SMD (Ausnahme: bei Poligonen).
Das Raster ist nur ein Hilfsmittel, keine universelle Lösung.
Alles was du auf die Layer plazierst wird auf den Rasterpunkten gesetzt.
Mit dem "Feinsten" Raster oder "Grid Finest" kannste alles mit einer
Auflösung von 0.0001mm plazieren. Nur nutzt einem das Raster dann als
Hilfsmittel nichts mehr, einerseits weil es keinen Sinn mehr machen
würde
das anzuzeigen, andererseits weil so eine niedrige Auflösung
Fertigungstechnisch nicht zu realisieren ist.
Wenn du auf dem sichtbaren Raster arbeiten willst, solltest du
stets ein Bruchteil (1/2,1/4,oder noch feiner)von Fine Pitsch
einstellen oder zwischen verschiedenen Raster "springen".
Das letzte ist allerdings ziemlich mühsam und sollte man vermeiden.
Wenn man auf verschiedene Raster arbeiten muß, weil ein BT 2,54mm
(100mil) und ein anderes BT sagen wir mal 2,92mm (115mil)hat, muß <
man eben ein Raster wählen was so oder so paßt (z.B.5 mil) oder man
nimmt
gleich Grid finals.
@AC/DC, ich habe nun mein Layout nochmals überarbeitet ich hoffe nun zum letzten mal. Ich habe Isolate der GND Poligone überarbeitet und denke das es so geht. Ich werde eh eine Lötstopschicht aufbringen daher ist es eher unwahrscheinlich Probleme mit Brücken zu habe beim löten. Ich habe auch Therminals am Mega gemacht ich hoffe es ist zu erkennen. Eventuell gibt es noch kleine Verbesserungen denn NOBODY IS PERFECT. Ich habe dieses Mal den Bestückungsdruck weggelassen um die Kupferflächen besser zu erkennen. Gruß und Danke für Deine Hilfe. Thomas
@ Thomas S. (thomass) >Dil BE 2.54 mm >So08 BE 1.27 mm >SO* BE 0.64 >QFP BE 0.8 mm >QFP BE 0.5 mm Hab ich auch alles schon gemacht. >Wenn ich all diese BE auf einem Layout habe ist da größte gemeinsame >Raster 0.01mm und nicht 10 mil(0.254 mm) denn soviel kann ich noch >rechnen das 0.8mm oder 0.5mm durch 1mil keine ganze Zahl ergibt. Schon klar, aber 0,01mm sind 10um, das ist vollkommen unpraktikabel, das ist kein Raster mehr. Früher haben eine Softwarepakete mit raterloser Arbeitsweise geworben, praktisch hat das mehr Nachteile als Vorteile. >Hättest Du dir die Mühe gemacht einige Postings weiter oben zu >überfliegen wüsstest Du was die dünnen Linien bedeuten und warum diese >vorgeschlagen wurden --> "Chippads thermal" <--. Und? Dort steht EINE EINZIGE Aussage. Und die ist auch unsinnig, wie bereits geschrieben. Werder für das maschinelle noch manuelle Löten braucht man das. >Wenn ich "Chippads thermal" und das Raster nicht umschalte sieht es so >aus wie das rechte Beispiel also Schei.... Siehe oben. >Wenn Du sagst das ich nicht umschalten muss wie bekomme ich "Chippads >thermal" hin wie im linken Bild zu sehen?????? Habs probiert, geht nicht. Was nach einigem Überlegen auch klar ist. Eagle muss ja auf das aktuelle Raster springen, das macht galt die kurzen Knicke. >Ich sage Dir das geht NUR mit umschalten des Rasters Ja. Aber nochmal, die Chippad Thermals sind Schmarn. Auf ne Hobbyplatte Schmarn^2 MfG Falk
@Falk >Was soll das sein? Du meinst mit sehr dünnen Leitungen vom IC weg, dann >dicker werden? Wozu? Macht keiner. Sprich nur für dich. Brauchst es ja nicht anwenden. Wenn man nichts Neues nutzt bzw. nutzen will, Klappe halten. Viele Busähnlich verlegte Leiterbahnen wirken wie ein Poligon. Chippad-Thermals verbessert die Lötergebnisse. Kannste ruhig glauben, oder laß es. Es schwingt dich ja keiner.
@ AC/DC (Gast) >Sprich nur für dich. Brauchst es ja nicht anwenden. Muss ich auch nicht. >Wenn man nichts Neues nutzt bzw. nutzen will, Klappe halten. Ich glaube kaum, dass du mir auch nur ansatzweise zu sagen hast, wozu ich mich äussere oder nicht. >Viele Busähnlich verlegte Leiterbahnen wirken wie ein Poligon. >Chippad-Thermals verbessert die Lötergebnisse. In wiefern? > Kannste ruhig glauben, oder laß es. Glauben kannst du in der Kirche. Hier geht es um Fakten bzw. Beweise. Wo sind die? Is nur komsich, dass so ziemlich KEINE professionelle Platine das macht, und auch im Hobbybereich hab ich das noch nicht gesehen. Mir schient eher, dass da mal wieder jemand mit ungesundem Halbwissen ganz schlau sein will, dabei aber logischerweise nur Unsinn rauskommt. Thermals braucht man nur bei grossen Flächen. Der Tombstone Effekt tritt nur bei kleinen SMD-bauteilen auf, und dort auch nur beim maschinellen Löten. > Es schwingt dich ja keiner. Aber du willst mich verschaukeln ;-) MFG Falk
@Falk >Ich glaube kaum, dass du mir auch nur ansatzweise zu sagen hast, wozu >ich mich äussere oder nicht. Weil du dich gut versteckt hast und somit keine Angst vor einer persönlichen Konfrontation zu haben brauchst? Deine Meinung kannste natürlich äußern, aber treib`s nicht zu weit, vor allem wenn du Persönlich wirst. >Is nur komsich, dass so ziemlich KEINE professionelle Platine >das macht, und auch im Hobbybereich hab ich das noch nicht gesehen. Und_du_hast_schon_jede_Platine_auf_der_Welt_gesehen ? Die Hobbyisten löten ja auch meist von Hand und selten maschinell. Wenn Thomas Leiterbahnen nur 0,25mm oder noch schmaler wären würde ich das auch nicht vorschlagen. Wenn das Zinn dort bleiben soll wo es hingehört, finde ich, sollte man bei den breiten Leiterbahnen dafür sorgen das einerseits die Wärme beim Löten möglichst am Pad bleibt, andererseits das das Lötzinn sich nicht auf der Leiterbahn verteilt. Reicht das als Begründung? >Der Tombstone Effekt tritt nur bei kleinen SMD-bauteilen auf, und >dort auch nur beim maschinellen Löten. War überhaupt keine Rede von. Im Hobbybereich auch nicht nachvollziehbar. >Mir schient eher, dass da mal wieder jemand mit ungesundem Halbwissen >ganz schlau sein will, dabei aber logischerweise nur Unsinn rauskommt. >Thermals braucht man nur bei grossen Flächen. Wer, glaubst du eigentlich, wer du bist, vllcht ein Vollwissender? Wenn du Langeweile hast, verschone uns mit deinem göttlichem Gehabe. Ist ja widerlich. Beweisen muß ich dir gar nichts. Ich beschränke mich darauf Thomas zu helfen und das würde ich auch dir empfehlen oder nerv andere. >> Es schwingt dich ja keiner. >Aber du willst mich verschaukeln ;-) Den Tippfehler kannste behalten wenn de Spaß dran hast. Bist ja auch nicht ohne Makel in Rechtschreibung. (Nobody is perfect). Manche Leute sammeln ja so was. Sowie Thomas`s Layouts jetzt aussehen kann er die Leiterplatten wohl anfertigen (lassen).
@ AC/DC (Gast) >Weil du dich gut versteckt hast und somit keine Angst vor einer >persönlichen Konfrontation zu haben brauchst? Ach Kindchen, sein nicht albern. ;-) >Deine Meinung kannste natürlich äußern, aber treib`s nicht zu weit, >vor allem wenn du Persönlich wirst. Ohhh, ich zittere vor dem grossen bösen Onkel . . . >Und_du_hast_schon_jede_Platine_auf_der_Welt_gesehen ? Hat das einer behauptet? Aber schon ne ganze Menge. >Die Hobbyisten löten ja auch meist von Hand und selten maschinell. Eben. >verteilt. Reicht das als Begründung? Nööö. Weil selbst die "dicken" Leiterbahnen (12mil?) keine nennenswerte Wärme abziehen und der Zinnabfluss nicht nennenswert ist. Und wenn er ihn ganz vermeinden will, soll er Lötspolack draufmachen, ist aber reiner Luxus. >Wenn du Langeweile hast, verschone uns mit deinem göttlichem Gehabe. Sehr sachliche Argumentation. >Ist ja widerlich. Beweisen muß ich dir gar nichts. Und bockig werden ist auch sehr souverän. >Ich beschränke mich darauf Thomas zu helfen und das würde ich auch dir >empfehlen oder nerv andere. Kritikunfähig? >Den Tippfehler kannste behalten wenn de Spaß dran hast. >Bist ja auch nicht ohne Makel in Rechtschreibung. http://de.wikipedia.org/wiki/Humor Immer locker bleiben. ;-) MFG Falk
@Falk >Ach Kindchen, sein nicht albern. ;-) Kalt, Eiskalt, wie du mich Fachlich und Persönlich einschätzt. >Hat das einer behauptet? Aber schon ne ganze Menge. Behauptet nicht, aber du hast so getan als ob... "ganze Menge" ist quantitativ wenig aussagekräftig und damit bedeutungslos. Bloß weil du eine Technik noch nicht gesehen oder angewandt hast, heißt das nicht das das Unsinn wäre. Erstmal probieren, dann kannste das besser beurteilen. >Weil selbst die "dicken" Leiterbahnen (12mil?) keine nennenswerte Wärme >abziehen und der Zinnabfluss nicht nennenswert ist. Und wenn er ihn ganz >vermeinden will, soll er Lötspolack draufmachen, ist aber reiner Luxus. Da geht schon Wärme flöten. (Faustformel:Mehr Kupferfläche mehr Wärmeverlust) Allerdings würde ich da auch von dem denkbar ungeeignetsten Lötgerät ausgehen. Wenn der Lötkolben zwar ne feine Spitze hat, aber nicht genug Wärme nachführt wird das schon einen unerwünschten Effekt haben. Im ungünstigsten Fall ne kalte Lötstelle, oder unsaubere Lötstellen die auf Ihre Güte nicht zuverläßlich prüfbar sind, von Kurzschlüsse die man dabei produzieren kann, ganz abgesehen. Wenn Thomas die Leiterplatte selbst ätzen will(das erste mal!?) wie soll er denn da Lötstoplack aufbringen? Das Optamex-Laminat kenn ich zwar, aber für den Anfang bei so einem Board doch wohl übertrieben. Da muß Thomas das ätzen erst mal beherrschen. Immer einen Schritt nach dem anderen und nicht alles auf einmal. >Kritikunfähig? solange Kritik Sachlich bleibt nicht, ansonsten mußt du dir gefallen lassen, daß man deinen Tonfall persönlich nimmt. Ich bin immer LOCKER.
@Falk & AC/DC bitte keine Streitigkeiten nur wegen eines Layouts. Es gibt ja immer wenn sich zwei treffen 3 Meinungen. AC/DC hat vermutlich gut oder sehr gute Erfahrungen gemacht mit der Reduzierung der Wire am Pad also muss diese Meinung zu Layouten akzeptiert werden. Falk ist der Meinung das dies unnötig und überflüssig ist das ist eben seine Meinung. Ich habe mich nun entschieden die Reduzierungen zu machen und werde meine Erfahrungen dann schon sammeln und dann zu einer 3 Meinung kommen. Also habe wir dann schon 3 Meinungen wie man eine Wire an ein SMD Pad anschließt. Ich habe zwar schon LP geätzt jedoch nicht mit dieser Packdicht meistens DIL BE und Widerstände und Kondensatoren. Lötstoplaminat habe ich auch schon probiert und das funktioniert auch ganz gut. Wie ich das Layout auf eine Folie drucke hierzu gibt es auch zig Meinungen die vermutlich alle richtig sind doch wie ich es mache entscheide ich am Ende wieder selbst und habe vielleicht wieder meine eigene Methode. Was ich eigentlich sagen will jeder muss für sich feststellen wie er es machen will und die Meinung anderer akzeptieren --> viele Wege führen zur fertigen LP. Nun aber zurück zum eigentlichen Thema wie siehts nun aus mit meinem letzten Layout das ich gepostet habe. Ich habe zwischen den Zeilen gelesen das es Ok ist --> habe ich das richtig verstanden? Thomas
@Thomas >...also muss diese Meinung zu Layouten akzeptiert werden. Muß nicht, aber kann akzeptiert werden. Man ist ja Frei in der Wahl... >Falk ist der Meinung das dies unnötig und überflüssig ist das ist eben >seine Meinung. Wenn meine Vorschlag Falk nicht überzeugt, muß es es ja auch nicht akzeptieren und gut. Andere Designs, andere Lösungen. >Ich habe mich nun entschieden die Reduzierungen zu machen und werde >meine Erfahrungen dann schon sammeln und dann zu einer 3 Meinung kommen. Freut mich natürlich. >Ich habe zwar schon LP geätzt jedoch nicht mit dieser Packdicht meistens >DIL BE und Widerstände und Kondensatoren. >Lötstoplaminat habe ich auch schon probiert und das funktioniert auch >ganz gut. Wußte nicht, das du schon Erfahrung im Ätzen und laminieren hast. >Was ich eigentlich sagen will jeder muss für sich feststellen wie er es >achen will und die Meinung anderer akzeptieren --> viele Wege führen >zur fertigen LP. Jeder kann seine eigene Meinung haben und die gegensätzliche Meinung eines anderen zu respektieren gehört zum guten Umgang. Es steht ja jedem frei seine Meinung manierlich durchzusetzen. >Wie ich das Layout auf eine Folie drucke hierzu gibt es auch zig >Meinungen die vermutlich alle richtig sind doch wie ich es mache >entscheide ich am Ende wieder selbst und habe vielleicht wieder meine >eigene Methode. Selbstverständlich, denn es sind ja nur Ratschläge von mir/uns. >Nun aber zurück zum eigentlichen Thema wie siehts nun aus mit meinem >letzten Layout das ich gepostet habe. >Ich habe zwischen den Zeilen gelesen das es Ok ist --> habe ich das >richtig verstanden? Ja, von mir aus betrachtet ist mir nichts nachteiliges weiter aufgefallen. >...Zwischen den Zeilen... Hatte ich mich so unklar ausgedrückt? Dann ist das wohl mein Fehler gewesen. Hier noch mal zur Erinnerung: >>Sowie Thomas`s Layouts jetzt aussehen kann er die Leiterplatten >>wohl anfertigen (lassen). Wie willste denn die Platine machen? Tonertransfer mit Film oder Papier? über Reprofilm (etwas aus der Mode)? Laserfolie zum belichten? Laserpapierausdruck mit Pausklar? oder eine andere bekannte Methode? Na, jedenfalls viel Spaß damit. Mögen die Tips von Nutzen sein.
AC/DC wrote: > Ich bin immer LOCKER. LOCKER VERDAMMT NOCHMAL!! KAPIERS ENDLICH!! scnr ^^ >> Kritikunfähig? > solange Kritik Sachlich bleibt nicht naja, als erster bist wohl du ausfällig geworden. und zwar genau hier (nimms dir zu herzen =) > Klappe halten.
@Michael H*
Wer hat dich denn als Richter bestellt?
Was soll ich kapieren?
>naja, als erster bist wohl du ausfällig geworden.
Ist eine Sache zwischen Falk und mir. Was steckst du deine Nase rein.
Und das von jemanden, der andere als "Flachzange" bezeichnet.
Zuviel "Scups" gesehen, oder was?
Bischen primitiv dein Einwand, wenigstens dieses abkupfern würde
entfernt ins Forum passen, wenn man keine eigenen Ideen hat.
Na, wenn das mal nicht nen Eigentor von dir war.
AC/DC wrote: > @Michael H* > Wer hat dich denn als Richter bestellt? man wird noch immer zum richter bestellt. > Was soll ich kapieren? ohje... http://de.wikipedia.org/wiki/Ironie >>naja, als erster bist wohl du ausfällig geworden. > Ist eine Sache zwischen Falk und mir. Was steckst du deine Nase rein. öhm, öffentliches forum, oder? außerdem liegst du einfach falsch und klingst dazu noch ziemlich arrogant. nicht grad die ideale kombination. is das übrigens dein einziges argument gegen die aussage? > Und das von jemanden, der andere als "Flachzange" bezeichnet. ich zitier dich mal: Wer hat dich denn als Richter bestellt? ^^ > Zuviel "Scups" gesehen, oder was? http://www.google.de/search?hl=de&q=Scups&btnG=Suche&meta=cr%3DcountryDE hö? > Na, wenn das mal nicht nen Eigentor von dir war. BOAH, jetz hast dus mir ja richtig gegeben... glaub ich. dir sei dank! so, und weil ich jetz ganz fürchterliche angst davor hab, dass du nicht nur n falk, sondern mich auch noch verhaust, verkriech ich mich in die kleinste ecke meiner wohnung und bibber und zitter ganz fürchterlich.
@AC/DC,
ich bin noch am überlegen ob ich nicht einen Ausdruch machen lassen
soll.
Zuerst werde ich es mal mit meinem Laserdrucker auf Zweckformfolie
probieren.
1. Ausdruck auf Zweckformfolie
2. Tonerverdichter von C
--> Solvern50 funktioniert bei meinem Toner nicht.
3. aus beiden Folien eine Tasche machen --> Versuche die Taschenmethode
zum ersten mal zuvor habe ich immer mit Zentrierlöchern gearbeitet
habe es jedoch nie wirklich deckungsgleich hinbekommen daher
hoffe ich das die Taschenmethode besser funktioniert.
4. Die Tasche mit der LP in den Vakuumbelichter
5. Entlickeln
6. Ätzbad
7. Reinigen
8. Verzinnen mit Fittingslotpaste Rosol 3
9. Reinigen
10. Lötstoplaminat mit Laminator auftragen
11. Belichten
12. Entwickeln
13. Trocknen
14. belichten zum aushärten
Wenn es mit meinem Drucker nicht so richtig klappt denn die LP ist
zusammengesetzt ja 200x150 mm werde ich einen Film machen lassen.
Und dann ist die LP hoffentlich fertig und deckungsgleich.
Bohren muss ich die LP noch zur Zeit noch von Hand aber eine CNC
Maschine will ich mir noch bauen das Grundgestell habe ich schon von
einem alten SMD Bestücker.
Thomas
@Michael H. "Zum" Richter kann man nur zu Recht bestellt werden. "Als" Richter kann niemand zu Recht bestellt werden, aber sich dazu aufspielen. "Richter" ist eine Berufung, "Flachzange" eine Beleidigung. Wohl ein Riesen-Unterschied. Dein Ironie-Link hilf da auch nicht weiter weil ich nicht verstanden habe, was du meinst. Wenn du zu Faul bist, laß es.
@ Thomas Ideal ist ne Belichtungstasche mit zwei Platinenstreifen rechts/links. Läßt sich auf nem Leuchttisch gut montieren. 1,5mm Blechstreifen gehn in Ermangelung genauso. Da sind die Verschiebungen am geringsten, weil alles schön plan im Belichter liegt. Bei einseitigen Belichter muß man die Filme auf das Basismaterial mit Klebefilm fixieren. Ohne können sich die Layer verschieben und die Pads/Vias stimmen dann nicht mehr. Schaut ganz gut aus dein Herstellungsprozeß. Wenn du dir Filme machen läßt, brauchste wahrscheinlich 4-5 Stück, oder? (2x Layer, 2x Lötstopmaske, 1x Bestückungsdruck) (Das man darauf achten muß, auf welcher Seite die Emulsion(Schwarze Beschichtung) sein muß, weißt du? Dafür ist die Beschriftung hilfreich.) Bei beidseitiger Bestückung könnte man auch beidseitig Bestückungsdruck machen aber eigentlich finde ich Bestückungsdruck bei ner Einzelfertigung eher Luxus weil das, sofern keine andere Methode bekannt, im Siebdruckverfahren gefertigt wird, was für den Hobbybereich ein bischen zu aufwändig wäre. Dafür hat man ja seine Dokumentation. Machste Duko`s mit Nieten oder Draht? Hab jetzt nicht drauf geachtet, aber Leiterbahnen die auf der Bestückungsseite unter Kunststoffteilen (wie z.B.Buchsengehäuse) an die Pads geführt wurden kann man praktisch ohne Durchkontaktierung nicht löten, weil man beim Versuch den Kunststoff verbrutzelt. Vllcht solltest du diesen Hinweis noch mal für eine letzte Überprüfung zum Anlaß nehmen. Bei industriell gefertigten LP ist das kein Thema. Bei deinen Widerstandsreihen (SMD)wäre es vllcht eine gute Idee nur diesen kleinen Bereich mit einem Platinenschnipsel anzufertigen um durch Lötversuche die Realisierbarkeit sicherzustellen. Muß ja nicht vollbestückt sein. Gruß AC/DC
@Falk & @AC/DC Ihr Kinder... Dabei seid Ihr beide fachlich gar nicht sooo blöd
@Falk Brunner wrote:
>SO8 hat 1,27 mm.
Falsch!
SO gibt es in 2,54/1,27/1,016/1,00/0,95/0,8/0,65/0,635/0,55/0,50/0,40
jeweils in mm
Quelle: PCBLibraries.com, Intersil (MDP0043.pdf)
Ob die jetzt SO, SOP, SOJ, MiniSO oder sonstwie heißen, ist dabei egal,
TSSOP ist eigentlich auch SO. Jeder Hersteller hat da so seine eigene
Bezeichnung. Manche Pitchabstände sind sehr exotisch, aber es gibt ja
zuhauf kleine Chip-buden mit Spezial-IC (leider nix für Hobbybastler
weil nicht beschaffbar, leider, leider)
Nur weil Du die noch nie gesehen hast, heißt das nicht, daß sie nicht
existieren.
Thread beobachten
Seitenaufteilung abschaltenBitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.