hinder the constant cleaning in the block

@ Hans-Werner (Gast)

>Was mache ich bloß falsch ? (Siehe Anhang)

Das ist nur ein Hinweis, dass etwas ggf. besser optimiert werden könnte. 
Kann man hier ignorieren.

>Bei jeder positiven Flanke sollen die Daten eingeschrieben werden, bei
>jeder negativen Flanke soll die Speicheradresse um eins erhöht werden.

Das ist Unsinn. Synchrone Logik arbeitet auf ein und derselben Flanke.

Und was zur Hölle soll das?

1

write_address_quicksort_internal <= std_logic_vector(to_unsigned(to_integer(unsigned(write_address_quicksort_internal)) + 1, address_width_quicksort));

So geht das eine "wenig" einfacher und übersichtlicher.

1

write_address_quicksort_internal <= write_address_quicksort_internal + 1;

>Ist der Gedankengang totaler Blödsinn ?

Relativ ja.

>Kann man die beiden If-Abfragen auf fallende und steigende Flanke in
>einen Prozess packen ?

Das schon mal gar nicht. Befass dich mal mit den Grundlagen synchroner 
Logik, z.B. SDRAM-Timing, der erste Abschnitt.

MFG
Falk

@ Hans-Werner (Gast)

>Es wird ein std_logic_vector in einen integer konvertiert, eins addiert
>und danach in std_logic_vector zurück konvertiert. Wenn ich versuche zu
>einem std_logic_vector eins zu addieren kriege ich Fehlermeldungen.

Mit den normalen Bibliotheken ist das kein Problem.

Die etwas universellere Variante ist

1

library IEEE;

2

use IEEE.STD_LOGIC_1164.ALL;

3

use IEEE.NUMERIC_STD.ALL;

damit muss man aber mit signed oder unsigned Vektoren arbeiten. Geht.

Etwas politisch inkorrekt sind die alten, nicht streng genormten 
Bibliotheken.

1

library ieee;

2

  use ieee.std_logic_1164.all;

3

  use ieee.std_logic_arith.all;

4

  use ieee.std_logic_unsigned.all;

Damit kann man auch mit std_logic_vector addieren etc.

Aber nicht beide Varianten gleichzeitg nutzen!

MFg
Falk