Gast
#952702
Hallo zusammen, ich habe mal eine Frage zum ADC des MSP430. Im Datenblatt steht: SHT1x Bits 15-12 Sample-and-hold time. These bits define the number of ADC12CLK cycles in the sampling period for registers ADC12MEM8 to ADC12MEM15. SHT0x Bits 11-8 Sample-and-hold time. These bits define the number of ADC12CLK cycles in the sampling period for registers ADC12MEM0 to ADC12MEM7. Was heißt das genau, ich kapier das irgendwie nicht...define the number of ADC12CLK cycles in the sampling period Kann mir das vielleicht jemand mal erläutern? Vielen Dank! Grüße Steffen