Kann mir jemand sagen, welchen Zweck dieser goldene Strich in der Mitte des ICs hat, der nach rechts geht ? Ich habe vor kurzem auch neuere "Prototypen ICs Gehäuse" gesehen, die hatten auch diesen goldenen Strich. Da Gold ja nicht gerade billig ist, wird diese Goldleiterbahn nicht gerade ohne Grund da sein.
Angehängte Dateien:
-
icalt.jpg
67 KB
Hi Der dient dem Anschluss des vergoldeten Vierecks unter dem Fenster beim galvanischen Vergolden. MfG Spess
Damit wird das Quarzfenster auf Massepotential gebracht. Obwohl Quarzglas und Keramik nicht leiten, dient das trotzdem zur Vermeidung von statischer Aufladung.
Das abgebildete IC ist übrigens das erste EPROM überhaupt - es hat die sagenhafte Speicherkapazität von 256 Byte.
Angehängte Dateien:
-
icalt2.jpg
250 KB
Danke, das klingt plausibel. Ist die Leiterbahn mit irgendwas verbunden (z.B. dem Substrat oder sowas?) >Das abgebildete IC ist übrigens das erste EPROM überhaupt - es hat die >sagenhafte Speicherkapazität von 256 Byte. Nicht ganz: Es ist nicht das Orginale von Intel, sondern ein anderer Hersteller. In der unteren Reihe sind ein paar orginal Intel. Und es hat nur 1kBit, also 128Bytes. Oben sind 1702er mit 256Bytes.
Hmpf, ja. s/256/128/ Ja, der andere Hersteller war der einzige Second-Source-Hersteller des 1701. Die Leiterbahn ist vermutlich mit Masse verbunden; das EPROM dürfte der Urvater des JEDEC-Pinouts sein, also müsstest Du es nachmessen können.
Angehängte Dateien:
-
Chip.jpg
26 KB
So einen Intel C1702 hatte ich mal unter dem Mikroskop.. Grüße, Peter
Ich bilde mir ein, das Firmenzeichen von 741 und 723 Linearschaltungen zu kennen, war wohl irgendwas mit "microcircuits" oder so ählich. Zu dem Zeitpunkt, als diese Teile hergestellt wurden, hatte ich mit digital noch nix am Hut, da wurden noch Verstärker, Generatoren und Regler mit 709, 710, 741 und 748 gebaut.
>Die Leiterbahn ist vermutlich mit Masse verbunden; das EPROM dürfte der >Urvater des JEDEC-Pinouts sein, also müsstest Du es nachmessen >können. Ich messe keine Verbindung zu irgendeinem Pin. Im Bereich der Kerbe oben ist ein Loch, das aussieht wie eine Durchkontaktierung. Vielleicht doch das Substrat intern? Aufmachen möchte ich das seltene Stück aber nicht. >Ich bilde mir ein, das Firmenzeichen von 741 und 723 Linearschaltungen >zu kennen, war wohl irgendwas mit "microcircuits" oder so ählich. Du meinst das IIIL was eigentlich ein MIL ist? Das ist MicroSystems International: http://en.wikipedia.org/wiki/MicroSystems_International
IC wrote: > Du meinst das IIIL was eigentlich ein MIL ist? > Das ist MicroSystems International: > http://en.wikipedia.org/wiki/MicroSystems_International Stimmt, aber ich hab grad noch mal verglichen - hier ist ja ein IIIIL drauf, also noch ein "I" mehr. Ist dann wohl doch ein anderer Laden. Danke für den Hinweis.
Angehängte Dateien:
-
mf1702.jpg
1,4 MB
Hier mal eine Macroaufnahme eines MF1702, angefertigt mit einer DSLR, einem Balgengerät und einem 50mm-Objektiv.
Was kann man heute mit so einem schrott machen, außer angucken?
Tja. Wozu braucht man Museen? Wozu braucht man Erinnerung? Alles Schrott.
Rufus t. Firefly wrote: > Hier mal eine Macroaufnahme eines MF1702, angefertigt mit einer DSLR, > einem Balgengerät und einem 50mm-Objektiv. Schönes Bild Wer sich für solche Aufnahmen interessiert und die folgenden Links noch nicht kennt... http://micro.magnet.fsu.edu/creatures/pages/disclaimer.html http://micro.magnet.fsu.edu/creatures/index.html http://micro.magnet.fsu.edu/creatures/logoindex.html
Rufus t. Firefly wrote: > Hier mal eine Macroaufnahme eines MF1702, angefertigt mit einer DSLR, > einem Balgengerät und einem 50mm-Objektiv. Krass ;)
Tjy, da sieht man noch jede Leiterbahn.Hab neulich mal die GPU von meiner hopsgegangenen Geforce2 in heisser H2SO4 aufgelöst, in der Hoffnung unter dem Mikroskop überhaupt etwas erkennen können. Man sieht nur noch sehr wenig
Wettbewerb: Wenn ich mir die groben Strukturen der alten Eproms so ansehe, das müsste doch auch fast schon mit Tonertransfer Methode und / oder selber Belichten möglich sein. Der neue Trend also: Statt Platinen selber ätzen: Wer schafft das erste IC im Heimlabor herzustellen ? (Ich warte schon darauf , dass es die Bungard Fotobeschichteten Wafer bei Reichelt zu bestellen gibt....) schlaft gut....
Jetzt brauchen wir jemanden, der die Schaltung deuten kann. Wer bondet und verkapselt im Reinraum?
Für was einen Reinraum ? Hat der Wafer den noch keine Passivierungsschicht ?
Autor: Benedikt K. (benedikt) wrote am 14.08.2008 11:48: > Interessant, wirklich: > http://www.oppermann-electronic.de/html/august_2008.html Ich habe soeben beiläufig erfahren, dass dieser Wafer ausverkauft ist. ;-) KH
IC wrote: > Da Gold ja nicht gerade billig ist, > wird diese Goldleiterbahn nicht gerade ohne Grund da sein. Diese Gehäuse waren (sind) insgesamt schweineteuer, das bisschen Gold macht da das Kraut nicht fett. Das sind Vielchicht-Keramikgehäuse. Auf einer inneren Schicht sind dabei die Leitbahnen als Dickschicht- system aufgebracht. Da sie temperaturbeständig sein müssen (um die nachfolgenden Hochtemperatur-Prozesse der Keramikverarbeitung zu überstehen), ist das irgendeine gar nicht so gut leitfähige Paste mit Wolfram und anderen hoch schmelzenden Metallen drin. Die Pins selbst sind hart angelötet an der Seite, und um die Leitfähigkeit zu verbessern, wird abschließend alles vergoldet. Für die Keramik ist einiges an Know-How erforderlich, damit sie bei all den Hochtemperaturprozessen trotzdem am Ende noch maßhaltig ist. Da man klassische EPROMs auf Grund des Quarzglasdeckels nur in solchen Metall-Keramik-Gehäusen fertigen konnte, war das der wesentliche Grund, warum teilweise identische Chips als PROMs im PDIP verpackt worden sind. Dies war für die preiswerte Massenferti- gung deutlich günstiger.
> Da man klassische EPROMs auf Grund des Quarzglasdeckels nur in > solchen Metall-Keramik-Gehäusen fertigen konnte, Naja, das klassische "CerDIP"-Keramik-Gehäuse war dann schon einfacher: Zwei Keramikhälften, eine mit einer metallisierten Fläche, auf die der Chip geklebt wird, eine mit dem Fenster. Die "Beine" sind ein aus Blech gestanztes Teil, das auf die untere Gehäusehälfte geklebt wird. Dann werden die Kontakte des Chips an den Beinchen gebondet; ein oder auch mehrere Bonddrähte gehen auch zur metallisierten Fläche, auf der der Chip klebt. Mit einer einfachen Vergussmasse werden nach dem Bonden beide Gehäusehälften verklebt. http://www.cpushack.net/images/Packs/CerDIP.jpg Hier eine Art Schnittzeichnung: http://global.kyocera.com/application/automotive/product/compo/images/042_07.gif Diese Variante gab es auch für (nicht-)P-LCC-Gehäuse; EPLDs von Altera oder auch EPROM-haltige Microcontroller waren in so etwas untergebracht. Die meisten EPROMs, denen man so begegnet, sind in diesem dann doch erheblich günstiger zu fertigendem Gehäuse verpackt. Viel schöner sind natürlich die edlen "side-brazed"-Keramikgehäuse, unbestritten: http://www.cpushack.net/images/Packs/CDIP.jpg In denen wurden übrigens auch andere Bausteine als EPROMs untergebracht.
Hallo, es wäre doch toll in so einem Gehäuse ein IC auf Röhrenbasis unterbringen könnte. Vielleicht mit Photoemission statt Glühemision, beleuchtet durch eine LED.
Angehängte Dateien:
-
AMD9511ADC_Z80CTC.gif
680 KB
Und warum benutzt man dann zuweilen diese schönen Edelgehäuse? Anbei ein Foto von einem AMD9511ADC - ist ein Arithmetikprozessor, wenn ich nicht irre -- und einem Z80CTC im Keramikgehäuse. Das Unterteil des CTC-Gehäuses ist auch vergoldet, wie man in der Index-Aussparung sehen kann.
Das könnte mit der Fertigung zu tun haben. Für die Edelvariante braucht man nur eine Bondmaschine und einen Lötkolben zum Zulöten des Gehäuses. Bei der CerDIP-Variante muss man die Vergussmasse, die wohl aus irgendeinem niedrigschmelzenden Glas besteht, auf die richtige Temperatur bringen und darauf achten, den Chip nicht zu rösten. Ist zwar billiger, aber vielleicht nicht sinnvoll in Kleinserien durchzuführen? Auch könnten die elektrischen Eigenschaften des Edelgehäuses, was Abschirmung, Kapazitäten etc. betrifft vielleicht etwas besser sein. Sind aber nur Vermutungen.
Ich glaube mich auch zu erinnern, dass die Edelgehäuse fürs Prototyping einfacher zu handhaben waren, möglicherweise kann man damit schon Kleinserien mit Handbonden effektiv herstellen. Wir haben seinerzeit im Praktikum noch A277 selbst gebondet, ich kann dir aber nicht mehr genau sagen, was für Gehäuse es genau waren. Lustige Episode damit: die berüchtigten "soft errors" bei dynamischen Speichern waren ausschließlich ein Problem dieser Edelgehäuse. Diese sind dadurch entstanden, dass ein Alpha-Strahlungsteilchen in der Lage ist, so große Ladungsmengen im Speicherkondensator der dRAM-Zelle zu zerstören, dass man einen Bitfehler dadurch bekommt. Nun haben Alpha-Teilchen aber eine sehr geringe Durchschlagskraft und werden insbesondere von Polymeren komplett absorbiert. (Abhilfe gegen die soft errors war es dann auch, eine 50 µm Polyesterfolie nach dem Bonden mit reinzulegen.) Wo aber kamen die Alpha-Teilchen dann her? Aus der Keramik, die zu einem minimalen Anteil gaaanz schwach radioaktive Elemente enthält... Damit ist auch klar, dass Speicher im PDIP-Gehäuse von dieser Art soft errors komplett verschont bleiben.
Die normale "Vergussmase" besteht aus Epoxid, Siliciumoxidperlchen und Ruß. Mit Hilfe eines Baumarktes kann das Moldcompound also jeder Bastler nachmischen. Je nach Anforderungen/Chip in unterschiedlichen Beimischungen/Größen. Verarbeitet wird das ganze bei max. 150°C... Dudurch das Ruß eigentlich leitend ist, ist auch der EMV oftmals genüge getan.
Thread beobachten
Seitenaufteilung abschalten
Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.