Gast
#959596
Hallo allerseits, ich hab ein kleines Problem. Ich muss ein möglichst genaues 3,7584MHz Clocksignal für eine digitale Datenübertragung erzeugen (ist leider so festgelegt, kann also nicht geändert werden). Als Referenzclock wäre ein 25MHz Takt verfügbar. Der lässt sich nur leider nicht so einfach auf so einen krummen Wert runterteilen. Fertige Oszillatoren gibt es für die Frequenz natürlich nicht. Und bis jetzt hab ich leider keine PLL-VCO-Kombinationen gefunden die so eine niedrige Frequenz erzeugen können (die meisten gehen bei >100MHz los). Gibt es vielleicht programmierbare Teiler die "krumm" teilen können oder war ich einfach nur zu blind, eine integrierte PLL-VCO-Kombi zu finden? Bis jetzt wurde das Signal mit einem ziemlich umständlichen Schwingkreis erzeugt, der aber zum Einen ziemlich groß (braucht ne Menge Platz auf der Platine) und zum Anderen recht anfällig auf Störungen ist. Wär toll, wenn Ihr mir weiterhelfen könntet. Sonst muss ich wohl bei der alten Lösung bleiben. Gruß, Torsten