Forum: FPGA, VHDL & Co. Zeitverzögerung in AHDL


von Phil R. (philipp-)


Lesenswert?

Hallo,
ich bräuchte eine Zeitverzögerung in AHDL (Altea Hardware Description 
Language). Das "Programm" soll auf einem Cyclone laufen.
Bis jetzt sieht der Code so aus:

-----------------
SUBDESIGN Ansteuerung
(
T[4..1] : OUTPUT;
Takt    : INPUT;
P       : INPUT;
)

VARIABLE

T[4..1] : DFF;

BEGIN
P.clk = Takt;

CASE P IS
     WHEN 0 => T[4..1] = B"0000";
     WHEN 1 => .....

END CASE;
END;
------------------

Bei den Punkten komme ich nicht weiter: Wenn P=1 soll T[] für eine oder 
zwei Takte den Wert "0000" haben und dann automatisch den Wert "0011" 
annehmen und behalten. Wie mache ich das am besten?
Bei einem Funktionsplan könnte ich ein Schieberegister einsetzen aber in 
AHDL gibt es das nicht, glaube ich.

Vielen Dank, Philipp

von TobiFlex (Gast)


Lesenswert?

Leider ist dein Code bisher nur Murx.
P.clk geht nicht weil P kein DFF ist. T übernimmt keine Werte weil es 
ein DFF ist aber keinen Takt bekommt.
Also "P.clk = Takt" muß gelöscht werden.
"T[].clk = Takt" fehlt.

von Phil R. (philipp-)


Lesenswert?

Sorry, ich mußte den Code ändern, weil ich den Originalcode nicht posten 
darf..


-----------------
SUBDESIGN Ansteuerung
(
T[4..1] : OUTPUT;
Takt    : INPUT;
P       : INPUT;
)

VARIABLE

T[4..1] : DFF;

BEGIN
T1.clk = Takt;
T2.clk = Takt;
T3.clk = Takt;
T4.clk = Takt;

CASE P IS
     WHEN 0 => T[4..1] = B"0000";
     WHEN 1 => .....

END CASE;
END;
------------------

Wie kriege ich es hin, daß T erst den Wert "0000" annimmt und nach ein 
paar Takten automatisch auf "0011" umschaltet?

Danke, Philipp

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.