Kanallängenmodulation

P.S.  kurze Antwort reicht  -  studiere E-Technik  -  also paar 
Grundlagen sind da :)

Kurze Antwort:

Die Gatespannung zieht die Kanalladungsträger an, die Spannung von Drain 
nach Source transportiert die Ladungsträger ab.
Sobald, vereinfacht gesagt, die Querbeschleunigung von Drain nach Source 
grösser wird, als die Anziehung vom Gate, kommt es zum Pinch-Off des 
Kanals. (UDS,SAT in der Kennlinie).
Von da an verkürzt sich die wirksame (effektive) Kanallänge und der 
Strom steigt weiter an. Hoffe, das hilft Dir weiter.

Gruss
Andre

Genauer (dafür muss man aber das Prinzip des MOS-Kondensators kennen):

Das Potential zwischen Drain (D) und Source (S) ist eine Funktion des 
Weges (y). Direkt bei D ist das Potential (S negativ, D positiv) am 
höchsten. Folglich ist dort die Potentialdifferenz zwischen Gate (G) und 
der Substratseite (p-Si z.B....also dort wo sich der Kanal bildet) am 
kleinsten. Die Ladungskonzentration hängt aber direkt von der 
Potentialdifferenz der beiden "Kondensatorplatten" ab. Foglich nimmt die 
Ladungsträgerkonzentration von S nach D ab.

Formel: Q(y) = C * [ (V_gs - V_th) - V(y) ]

Q(y): Ladung pro Fläche bei y
C: flächenbezogene Kapazität der Oxidschicht
V_gs: Gate-Source Spannung
V_th: Threshold-Spannung
V(y): Potential (entland D-S) an der Stelle y



Gruß

oh...ich les grad, dass du garnicht wissen möchtest, warum er schmäler, 
sondern warum er kürzer wird.

ignorier meine Antwort einfach ;)

da man nicht editieren kann kommt jetzt eben der dritte post:

Rein qualitativ ist meine Antwort natürlich richtig...

an den Stellen, wo das Potential V(y) größer als die Gatespannung wird, 
ist die Potentialdifferenz der beiden Seiten des MOS-Kondensators 
kleiner Null. Der Kondensator befindet sich nichtmehr im Bereich der 
Inversion und es werden an diesen Stellen keine freien Ladungsträger 
mehr vorhanden sein.


Grüße

So wie du das erklärt hast ist es meiner Meinung nach richtig ;) 
Inversion wird schwach wegen der Potentialdifferenz zwischen Gate und 
Drain