Indexes von Vectoren verschieben

[Mike (Gast)]

Hallo Leute,

gibt es in VHDL eine Möglichkeit den Indexbereich eines std_vectors zu 
verschieben?

Oder Konkret ich lege einen vector mit (6 downto 0) an, und möchte 
diesen dann aber einem vector von dem Format (0 downto -6) zuweisen.

Von dem Vector ändert sich nichts, nur der Index sollte sich ändern 
damit sp eien Zuweisung mit gleicher Bitlänge möglich ist.

Danke im Vorraus!

[Klaus F. (kfalser)]

Mit der "Alias" Deklaration müsste es gehen.
Dabei wird ein zweiter Name für den ursprünglichen Vektor eingeführt, 
der dann einen unterschiedlichen Bereich haben kann.

Grüße
Klaus

[Klaus F. (kfalser)]

Kommando zurück,
negative Indizes sind gar nicht möglich !

[Jörg (Gast)]

Kommando vorwärts?

bei den Fixpunktgeschichten in VHDL sind doch negative Indices
möglich, glaube auch für STD_LOGIC_VECTOR ??

Gruss

Jörg

[Klaus Falser (Gast)]

In den Quelle die ich gesehen habe, ist std_logic_vector folgendermasen 
definiert :

TYPE std_logic_vector IS ARRAY ( NATURAL RANGE <>) OF std_logic;

Natürliche Zahlen sind die Zahlen positiven ganzen Zahlen, in diesem 
Fall ist die 0 aber dabei.

Klaus

[Mike (Gast)]

stimmt, sorry da habe ich wohl ein wenig zu schnell über das Package 
gelesen.
Es handelt sich um ein array von std_ulogic mit negativem Indexes.
Das Konvertieren an sich habe ich jetzt einfach mit einer Funktion, die 
in einer Schleife die Indexes einfach einander zuweist, erledigt.