Gast
#966880
Hallo alle zusammen! Ich habe ein FIR-Audio Filter mit dem Xilinx System Generator erstellt und es erfolgreich zur automatischen Codegenerierung und Implementierung im Spartan 3A DSP genutzt.. Während meiner Recherchen zur Erstellung des Filters habe ich in ähnlichen Filtermodellen oft gesehen, dass zwischen dem Eingangssignal und dem eigentlichen Filter ein Delay-Block (Eingangsregister) geschaltet ist, ebenso wie zwischen dem Filter und dem Ausgangssignal. Bei einigen Quellen hatten die Delay-Blöcke jeweils eine Latenz von 1 (z^(-1)), bei einigen hatten sie höhere Latenzen (z.B. 3). Meine Frage ist nun: Wo ist der Sinn hinter den Eingangs- und Ausgangsregistern? Ich habe mein Modell mit und ohne Register an den Ein- und Ausgängen getestet. Die Ergebnisse waren identisch. Sollen sie evtl. als Pipeline-Register fungieren? In einer Quelle habe ich gelesen, dass durch den Einsatz der Register das Filtermodell vom Rest "entkoppelt" werden würde. Was da genau hinter steckt und was das bringen soll leuchtet, mir nicht so recht ein. Wahrscheinlich wird die Frage für viele einfach zu beantworten sein. Ich danke in jedem Fall im Voraus für Antworten oder Links zu Internetseiten, die diese Frage thematisieren!