Register Teilen

[vhdler (Gast)]

Hallo Alle!
ist diese Zuweisungen in einem Prozess synthesierbar?
signal a:std_logic_vector(127 downto 0):=(OTHERS=>'0');
signal b:std_logic_vector(127 downto 0):=(OTHERS=>'0');
signal c:std_logic_vector(255 downto 0):=(OTHERS=>'0');
--Meine Zuweisung
:
c(255 downto 128)<=a;
c(127 downto 0)<=b;
:
Danke für jede Hilfe;
MFG

[SeriousSam (Gast)]

ja

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Oder eleganter mit einer Concatenation:

c <= a & b;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> ist diese Zuweisungen in einem Prozess synthesierbar?
> signal a : std_logic_vector(127 downto 0)   :=(OTHERS=>'0')    ;
Zuweisung von Defaultwerten gehen nicht mit jedem Synthesetool  ;-)