Gast
#988266
Hello All! ich will ein Takt auf meinem Cpld(10MHz) duplizieren--->(ergebnis 20 MHz).Also wie ein DCM bei FPGA.Ich will keinen externen Baustein verwenden.ist sowas möglich? Danke für jede Hilfe
@ Gast_1 (Gast) >ich will ein Takt auf meinem Cpld(10MHz) duplizieren--->(ergebnis 20 >MHz).Also wie ein DCM bei FPGA.Ich will keinen externen Baustein >verwenden.ist sowas möglich? Solide? Nicht wirklich. Als Hack? Ja. Über ein XOR und eine (externe) Verzögerung. http://www.bitscope.com/adc/?p=option MFG Falk
Gast
#988935
in einem xilinx dokument hab ich mal von einer internen methode zur takverdoppelung gelesen und diese auch nachgebaut im fpga. funktionierte soweit auch. das bild dazu habe ich mal angehangen. welches dokument das ist weiss ich leider nicht mehr, ist schon etwas her. dadurch brauch man keine externe verzögerung mehr, und das sythesetool optimiert es nicht weg.
Angehängte Dateien:
-
xdelay.JPG
(15 KB)
Guten morgen Die Schaltung stammt aus der "Six easy Pieces" Sammlung von Xilinx. Es scheint aber leider so, als wäre die Seite bei "Umbauarbeiten" auf der HP verloren gegangen. Schade eigentlich... Anbei der Link zu einem Backup der Seite: http://www.elektronensturm.de/pdf/sep.pdf Gruß Maik
>> http://www.pldworld.com/_xilinx/html/tip/sixeasypieces.htm > Es scheint aber leider so, als wäre die Seite bei "Umbauarbeiten" > auf der HP verloren gegangen. Schade eigentlich... Nein, viel schlimmer: der Link funktioniert nur mit dem IE, nicht mit dem Fuchs :o(
Antwort schreiben
Bitte melde dich an, um einen Beitrag zu schreiben.