Gast
#988971
Hallo zusammen! Im Eagle - Handbuch steht, dass man zum zeichnen des Bauteil - Packages den Layer 21 tPlace verwenden kann, jedoch nur wenn dabei keine Lötflächen überdeckt werden. Wenn ich jetzt ein Package mit DIL - Gehäuse erstelle, dürfen dann die Außenlinien des Bauteils auf den Padflächen der Bohrlöcher der IC-Beine liegen oder gilt diese Einschränkung nür für SMD - Bauteile, wo auf den Pads direkt gelötet wird?