IC gesucht ähnlich wie ein Latch

Verstanden habe ich dich leider nicht.

Allerdings sind doch bei transparenten Latches ohnehin oft das OE Signal 
für's freischalten der Ausgänge und das Freigabesignal für die internen 
Latches voneinander getrennt.

richtig - allerdings wäre es schön, wenn ohne OE Signal (also auf high) 
die Ausgänge geschaltet werden können. Beim Latch sind diese ja stets 
hochohnmig sobald OE auf high ist.

Bernd

Klar, aber das und nur das ist ja die Aufgabe vom OE Signal. Lass OE auf 
0 und die Ausgänge bleiben permanent aktiv, auf die Funktion vom Latch 
hat das keinen Einfluss.

Ansonsten schau mal unter '646 und '651 nach, vielleicht ist es das was 
du suchst.

Ein Bustreiber nützt mir leider nichts.

Mein Problem ist, dass der eine IC am Datenbus ein Low-Signal bekommen 
muss über einen größeren Zeitraum - mit einem IC ähnlich einem Latch, 
wollte ich den eigentlichen IC vom Bus trennen - gleichzeitig möchte ich 
aber von einem anderen IC daten auslesen. Für diese Anwendung suche ich 
einen passenden IC.

Bernd

Dann wirst du entweder warten müssen, bis dich jemand anders verstanden 
hat, oder du versuchst es mit einer verständlicheren Beschreibung.

µC----Datenbus---------Latch-------IC1
                   |
                   |---------------IC2

So sieht die Schaltung aus (wobei Latch nur als Platzhalter dienen 
soll).

Der µC sendet einen Low-Impulse an IC1 (dieser ist mit 1sec sehr lange) 
-> daher möchte ich während diesem Zeitraum bereits auf den IC2 
zugreifen.

Jetzt benötige ich natürlich einen IC (in der Skizze das Latch) der mir 
trotzdem den Low-Impulse zu IC1 low hält!

Gruß
Bernd

Immer noch zu kurz.
Welche Richtung haben die Signale?
Welche Steuersignale sind vorgesehen?
Warum ist als "Latch" kein '373 einsetzbar (mit OE=0)?

Matthias Lipinsky wrote:

> Na ein flankengesteuertes Latch.

Womit wir beim eckigen Kreis sind. Üblicherweise gilt Latch=Pegel, 
Register=Flanke. Und ob Flanke oder Pegel hängt vom Steuersignal ab.

>Na ein flankengesteuertes Latch.
>Du gibst das Signal für IC1 aus, fängst es mit dem "Latch", danach
>kannst du auf dem Datenbus machen was du willst.

ich glaub ich habs verstanden... ich muss einen x-beliebigen PIO-Output 
verwenden für OE und nicht den entsprechenden CS-Pin. Der CS wäre ja 
sofort auf high level, wenn ich auf den IC2 zugreifen würde.

>Welche Richtung haben die Signale?

die Signale gehen lediglich in eine Richtung beim IC1 - nämlich vom µC 
zum IC1. Beim IC2 sind beide Richtungen möglich - allerdings wird 
lediglich gelesen.

>Welche Steuersignale sind vorgesehen?

wollte eigentlich CS1 (für IC1) für OE verwenden und LE mit WE 
verbinden.



Gruß
Bernd

Was spricht denn dagegen, OE permanent zu aktivieren? Dein CS wäre dann 
der Takt vom Latch (373) oder Register (273,374) und dessen Ausgänge 
dauerhaft eingeschaltet - was IC1 ja wohl nicht stören sollte.

Da Latches meist auf 1 aktiv sind, CS/WE Signale jedoch auf 0, wäre hier 
ein auf positiver Flanke triggerndes Register (273,374) vermutlich 
einfacher. Dann ist WE schlicht der Taktanschluss vom Register.

>Was spricht denn dagegen, OE permanent zu aktivieren? Dein CS wäre dann
>der Takt vom Latch (373) oder Register (273,374) und dessen Ausgänge
>dauerhaft eingeschaltet - was IC1 ja wohl nicht stören sollte.

ja so gehts... CS mit LE verschalten und OE auf low setzen. Dann wird 
bei CS high immer der interne Wert vom Latch ausgegeben und bei CS low 
wird der neue ins Latch reingeschrieben....

besten dank
Bernd

Bernd Schuster wrote:

> bei CS high immer der interne Wert vom Latch ausgegeben und bei CS low
> wird der neue ins Latch reingeschrieben....

Nur wenn du ein Latch findest, das bei LE=0 transparent ist. Die meisten 
sind es bei LE=1. Drum eher 273 verwenden, das speichert mit der 
positiven Flanke am Ende vom Schreibzyklus. Oder '574 wenn ein schöneres 
Pinout gewünscht ist.

vielen dank Andreas - hab hier zur Zeit noch ein paar 573 liegen - die 
müssten es ebenfalls richten.

Bernd

Nur musst du für ein '573 das WE Signal invertieren, denn LE ist wie 
schon gesagt auf "high" transparent, WE dürfte aber auf "low" aktiv 
sein.

das stimmt - hier würde bei WE low erst das Bit gespeichert im Latch und 
anschließend an die outputs weitergeleitet (sobald der schreibzugriff 
abgeschlossen ist).

nach dem das bei jedem zugriff so wäre, wird das timing dadurch nicht 
verändert... für den ersten test (sind ja pincompatibel) würde das 
funktionieren.

Bernd

Bernd Schuster wrote:

> das stimmt - hier würde bei WE low erst das Bit gespeichert im Latch und
> anschließend an die outputs weitergeleitet (sobald der schreibzugriff

Mit 573 und WE=LE wäre das Latch bei inaktivem WE transparent, würde 
also nicht speichern.

Nein. Entweder 573 und Inverter zwischen WE und LE - oder ein positiv 
flankengetriggertes Register wie 273,374,574. Dann liefert der Ausgang 
zwar erst am Ende vom Schreibzugriff die Daten, aber das sollte nicht 
stören.