FPGA - Metastabilität messen

Ich würde aus der Taktdomäne der Zielschaltung eine phasenverschobenen
Takt generieren und damit Sample-FFs steuern. Die Sample-FFs greifen
dann die Signale vor, zwischen und hinter den Sync-FFs (deine D-FFs) ab.
Je Phasenverschiebung würde ich dann z.B. 1Million Samples nehmen
und dann schauen, wo und ob Unstimmigkeiten auftreten. Bei z.B. 50MHz
dauert dann ein Sample-Vorgang weit weniger als eine Sekunde, bei
100 Phasen also weniger als eine Minute.

Gruss,

Jörg

Da gab es in den News-Foren mal einen ellenlangen Thread dazu und da hat 
einer von den Xilinx Leuten auch eine Fomel präsentiert. Ich glaub da 
gab es auch Referenz-Links für Xilinx Fpga's. Das Thema hat mich aber 
nie wirklich interessiert. Ich arbeite zwar auch mit asynchronen Clocks 
aber ob die nun im ersten, zweiten oder dritten Takt gesampelt werden, 
war mir so ziemlich egal. Die Wahrscheinlichkeiten lagen grob genommen 
zwischen 10^4 - 10^7.

Vielen Dank für das Interesse an dem Thread.

Ich synchronisiere ein Pulse von einem externen Sensor, also single-bit. 
Mit doppelstufig meinte ich zwei hintereinander geschaltete FF.

@ Klaus
Es geht doch nicht um die Anzahl der metastabilen Zustände, sondern es
geht wohl darum ob ein metastabiler Zustand bis zum Eintreffen der
nächsten Taktflanke abgeklungen ist, sodass das 2. FF nicht mehr
metastabil wird.

Doch, mir geht es schon um die Anzahl der metastabilen Zustände. Z.B. 
die am Ausgang meines ersten FFs auf einen bestimmten 'Messzeitraum' 
bezogen.
Ich hatte mal etwas von Schaltungen gehört, die genau solche Events 
triggern und zählen. Mit so etwas könnte man dann ja wohl auch die MTBF 
ermitteln !?!
Gruss Tommi

>Falsche Daten einzulesen bringt es doch auch nicht, oder ?
Exakt, wobei man oft pauschal sampeln muss, um hinterher zu entscheiden, 
ob das, was man da hat, etwas Plausibles ist, oder nicht. Ein latchen 
und das WR_E oder ALE beobachten, ist da noch das einfachste, weil es 
effektiv ein synchrones System ist. Schwerer wird es, wenn man kein 
Signal hat, das angibt, wenn die Adressen/Daten passen.

Aber nochmal zur Frage:

Ich glaube, daß hier wieder mal Metastabilität mit Instabilität 
verwechselt wird. Letzteres ist ja das eigentliche, da häufige Problem 
der Sychronisierung. Metastabilität bedeutet, daß der Ausgang eines FFs 
nicht nur eine unbekannten und nicht vorhersehbaren Zustand einnimmt, da 
es auf der Taktflanke gesampelt hat, sondern daß es so ungünstige 
getroffen hat, daß es erst einmal nur halb schaltet und sich länger, als 
gfs zu tolerieren ist, in einem Zwischenzustand aufhält. Erst, wenn es 
dann vollständig gekippt ist, "entscheidet" sich der nachfolgende 
Schaltungsteil, was dann wieder dazu führt, daß auch das nächste FF u.U. 
wieder wechselnde Flanken sieht.

Da eine Einsynchronisation über direkt kaskadierte FFs geschieht, müsste 
ein solcher metastailer Zustand aber schon extrem lange anhalten, wenn 
er zu einem Problem werden soll. Dies ist extrem unwahrscheinlich, da 
die heutigen Chiptechnologien sehr hohe Verstärkungen in den 
mitkoppelnden Zweigen gestatteten, die zu extrem geringen Metazeiten 
füheren.

>wo die Leute von Xilinx behauptet haben, dass diese
>Wahrscheinlichkeiten so klein sind, dass man sie fast gar nicht mehr
>messen kann.

Genau. Da geht es um einige 10ps mehr oder weniger. Das kann aber aber 
sehr
gut simulieren und auch berechen.

Im Übrigen triff diese Werbeaussage, die Xilinx dazu auf der HP macht, 
auch auf die anderen Herstelelr zu :-)