Hallo liebe Leute, das mit angeführte Bild zeigt eine Schaltung auf einer doppelseitigen Platine, die Oberseite ist dargestellt, eine Leitung ist hervorgehoben. Auf dieser Leitung wird ein Clocksignal (80 MHz) geführt, welches von dem Oszillator (nahezu quadratisches Bauteil) erzeugt wird. Links unten ist ein PLD sichtbar, oben in der Mitte ein weiterer digitaler Baustein. Optional kann der Takt auch von einem Quarz und einer PLL (statt des Oszillators) erzeugt werden, daher ist die Leitung nach rechts verlängert, wo die optionlae PLL eingesetzt werden kann. Jetzt zu meinem Problem. Die Platine ist in einem Alugehäuse einebaut, welches vom Potential her auf Masse "liegt". Der ESD-Test (der Ingenieur hat sich kaputt gelacht!) fand aber leider bei der Emissionsmessung die 80 MHz knapp unter dem zulässigen Grenzbereich, die höheren Moden (mit 240 MHz...) jedoch weit über dem zulässigen Bereich. Eagle sagt: die Leitung ist 40.280 mm lang. 80 MHz entspricht einer Wellenlänge von 3.75 m. Da sollte doch nichts schief gehen, von wegen Antennenwirkung, Lambda/4 usw... Oder seh ich da was falsch?! Hat jemand einen Tipp für mich, wie ich den Test überstehen könnte? Als erste Maßnahme hätte ich die Leitung auf einer Seite mit einem Wiederstand (siehe links unten) abgeschlossen. Ist das hilfreich? Lg - Franz
Angehängte Dateien:
-
shot1.png
(16 KB)
