Päritetsgenerator VHDL

[Irina ". (irinal)]

Hallo Leute,
kann vielleicht jemand mir helfen einen VHDL-Code für einen 
Paritätsgenerator unter verwendung  der for-Schleife Wenn die Anzahl der 
"1" im Eingangssignal (8bit-Bus)ungerade ist, soll das Ausgangsignal "1" 
sein zu schreiben?

[Falk B. (falk)]

@ Irina "l" (irinal)

>kann vielleicht jemand mir helfen einen VHDL-Code für einen
>Paritätsgenerator unter verwendung  der for-Schleife

Hausaufgaben?

MFG
Falk

[Irina ". (irinal)]

Ja, ich habe geschrieben, aber bin nicht sicher, dass meine Lösung 
richtig ist.

[Falk B. (falk)]

@ Irina "l" (irinal)

>Ja, ich habe geschrieben, aber bin nicht sicher, dass meine Lösung
>richtig ist.

Na dann poste mal deine Lösung und wir können sie bewerten.

MFG
Falk

[Tobias P. (hubertus)]

Ich behaupte mal, D_input muss vom Typ std_logic_vector sein und nicht 
std_logic.

[Irina ". (irinal)]

entity PARGEN8 is
port( D_Input : in std_logic_vector;
      EVEN_output : out std_logic;
      ODD_output : out std_logic);
end PARGEN8;
architecture Behaviour of PARIGEN8 is
signal D_Input :  std_logic_vector (7 downto0);
begin
PARGEN: process( D_input )
begin
variable p std_logic;
begin
p:= D_input(1);
for I in 1 to 7 loop
if D_input(I)='1' then p := not p;
end if;
end loop;
if PAR then GERADE <= '1';
else GERADE <= '0';
end if;
EVEN <= not p;
ODD <= p;
end process PARGEN8;
end Behaviour;

[Irina ". (irinal)]

Ja, klar, das habe ich vergessen. Und Rest?

[Falk B. (falk)]

@ Irina "l" (irinal)

>Ja, klar, das habe ich vergessen. Und Rest?

Im Prinzip richtig, wenn gleich recht akademisch. Ich würde es so 
machen.

entity PARGEN8 is
port( D_input     : in std_logic_vector(7 downto 0);
      EVEN_output : out std_logic;
      ODD_output  : out std_logic);
end PARGEN8;

architecture Behaviour of PARIGEN8 is
begin

PARGEN: process( D_input )
    variable p std_logic;
  begin
    p:= D_input(0);
    for i in 1 to 7 loop
      p := p XOR D_input(i);
    end loop;
    EVEN <= p;
    ODD <= not p;
  end process;

end Behaviour;

MFG
Falk

[Irina ". (irinal)]

Vielen Dank. Ich habe aber nicht verstanden
bei mir
begin
p:= D_input(1);
und bei dir
begin
    p:= D_input(0);
ist mein (1) falsch?

[Falk B. (falk)]

@ Irina "l" (irinal)

>ist mein (1) falsch?

Ja, denn ein Vektor fängt (meist) mit dem Index 0 an.

MFG
Falk