Verhalten um die CLK Flanke

Hallo,

Ich habe hier einen FPGA und einen Ethernet Phy, die beide von einer Clk 
mit 50 MHz gespeist werden.

Verbunden sind diese über ein RMII INterface, sprich mit jeden CLK Takt 
werden 2 Bit raus bzw rein geshiftet, sofern Daten vorhanden sind. Nun 
stellt sich mir die Frage, wie ich sicherstellen kann, dass die Daten 
Rechtzeitig vor der CLK Flanke und lange genug am Ethernet Phy anliegen 
anliegen.
Aus dem Datenblatt konnte ich entnehmen, dass die Daten 2 ns vor der 
CLK-Flanke und 4 ns nach der Flanke anliegen müssen.

Die PHY-Daten liegen nach der Flanke für min. 2,8 ns, maximal 10ns an.

Mein Programm hab in in VHDL mit QUartus für einen Stratix II 
geschrieben. Ich hoff, ich habe keine relevanten Daten vergessen.
Viele Grüße
Martin


P.S.: Kann mir vielleich jemand die folgenden Begriffe aus der Quartus 
Timing analyse kurz erläutern?
tsu, tco, tpd, th