mikrocontroller.net

Forum: Mikrocontroller und Digitale Elektronik Startup-Time und interner "Takt-Teiler"


Autor: Rev (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hi.

Kurze Frage zur Start-Up time. Diese lässt sich ja bekanntermassen über 
die SUT Fuses auf beispielsweise "1k CK", "16k CK" (abhängig vom uC Typ) 
einstellen.

Im Datenblatt (hier aus MEGA324P) ist das ganze so beschrieben:

---------------
The oscillator is required to oscillate for a minimum number of cycles 
before the clock is considered stable.
An internal ripple counter monitors the oscillator output clock, and 
keeps the internal reset active for a given number of clock cycles. The 
reset is then released and the device will start to execute.
---------------

Der MEGA324p verfügt über die CKDIV8 fuse welche einen extern angelegten 
Takt durch 8 teilt.

So, jetzt zur eigentlichen Frage:
Nehmen wir an ich verwende einen 8MHz Quarz mit aktivierer CKDIV8 Fuse,
berechnet sich dann die Start-Up-Time auf Basis des internen 1MHz Taktes 
oder auf Basis des "physikalischen" Taktes?

Also ist es dann bei "1k CK" 1ms (1MHz) oder nur 0.125ms?

Mfg,
Rev

Autor: Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Also ist es dann bei "1k CK" 1ms (1MHz) oder nur 0.125ms?

Ich kenne die Antwort nicht, aber man könnte es recht einfach 
herausfinden, indem man einen AVR einen anderen AVRs schalten lässt: 
einen Outputpin des ersten AVR an den Resetpin des zweiten; einen 
Outputpin des zweiten an einen Inputpin des ersten.

Der zweite AVR muss nach dem Einschalten (Resetpin L --> H) 
schnellstmöglich irgendeine Änderung an irgendeinem Pin bewirken. Das 
lässt sich mit diesem Minimal-Programm (nur zwei Befehle) 
bewerkstelligen:

     ; (10 k Pullupwiderstand am betreffenden Pin)
     sbi  DDRD, 0       ; bewirkt H --> L am Pin PD0
     loop: rjmp loop

Der erste AVR misst die Zeit zwischen L --> H an seinem Outputpin und H 
--> L an seinem Inputpin.

Autor: Peter Dannegger (peda)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Datenblatt Figure 8-1. Clock Distribution:

hinter dem System Clock Prescaler gehts zur Reset Logic


Peter

Autor: Rev (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ah alles klar, an das Diagramm habe ich garnicht gedacht.
Demnach ist der Interne Takt für die Startup-Time ausschlaggebend.

Danke für den Hinweis.

Rev

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.