Gast
#76329
hi, es geht um eine prinzip frage, ob es möglich wäre oder ob das so schon jemand gemacht hat. die idee, einen FIFO speicher mit zb 1MB, der völlig autonom arbeitet und nur seriell gefüttert wird und seriell ausgibt. man nehme zb einen mega 128 und ein 128K*8 sram, zb cypress 62128. da der 128 ja genug anschlüsse hat, verbindet man den sram direct ohne latch. das wären dann also 17 adressleitungen, 8 datenleitungen und chipselect, read, write usw. am 128 sind dann weiterhin 2 pins zb den SPI port für das füttern des FIFOs. dazu noch 2 pins für den output des FIFOs. dazu noch einen datasend pin,wenn der zb auf high gezogen wird, der FIFO den inhalt aus dem sram auf die SPI drückt. weiterhin einen pin, der FIFO empty und FIFO full anzeigt, sowie ein FIFO delete, der den FIFO komplett leer macht. der input soll so gestalltet sein, das man einfach auf den eingang senden kann und das empfangege einfach am ende des speichers angehängt wird. also im prinzip ein völlig autonomer "hardware" FIFO mit eigenem programm. wäre doch machbar, so denke ich mal. oder? grüsse