VHDL : Bad index (8) in aggregate of size 8

Hallo,
hab ein mir völlig unbekanntes Problem und weiss leider nicht genau 
woran das liegen kann :(

Fehlermeldung:
Error: CSSIM0013: fifo_tb.vhdl: (line 30): Bad index (8) in aggregate of 
size 8
    At fifo_tb.vhdl: (line 30)
        Instance = :fifo_tb(bench):

Code Ausschnitt (Code im Anhang):
entity fifo_tb is
generic (
NBITS : positive := 8;
NWORDS : positive := 10
 );
end entity fifo_tb;

architecture bench of fifo_tb is
constant CLK_PER : time := 20 ns; --période de l'horloge
signal t_clk: std_logic:= '0';
signal trst_b, t_read, t_write : std_logic;
signal t_din : std_logic_vector(NBITS-1 downto 0);
signal t_empty, t_full, t_error : std_logic;
signal t_dout : std_logic_vector(NBITS-1 downto 0);

begin

-- unité à tester
UUT : entity work.fifo_bhv(bhv)
port map (clk => t_clk, rst_b => trst_b, rread => t_read, wwrite => 
t_write,
din => t_din, empty => t_empty, full => t_full, eerror => t_error, dout 
=> t_dout );

-- générateur d'horloge
t_clk <= not t_clk after CLK_PER/2;

trst_b <= '1'; --, '0' after CLK_PER/2, '1' after CLK_PER*2;

-- générateur de stimuli
process
begin
....

Wäre froh, wenn mir schnellstmöglichst jemand helfen könnte.

mfg
Krista