flankengetriggerten D-flip-flop

Dorra B. (dozodz) OP 26.11.2008 16:40 #1060010

Hallo Zusammen,

hat jemand ein Ersatzschaltbild von einem flankengetriggerten 
D-Flip-Flop???(3 Eingänge: 1 für D, 1 für clk und 1 für Reset)


Danke

Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Langsamer Modus Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Melden Danke

Rufus Τ. F. (rufus) 26.11.2008 16:41 #1060015

TI im Datenblatt eines passenden 74xx-Bausteines?

Antwort Zitieren Bearbeiten Löschen Melden Danke

Matthias L. Gast 26.11.2008 16:50 #1060030

WIe soll denn das Ersatzschaltbild ausseen?

Als Schalplan mit Transistoren? Mit Gattern?
Als VHDL?

Antwort Zitieren Bearbeiten Löschen Melden Danke

Dorra B. (dozodz) OP 26.11.2008 16:53 #1060035

Mit Gattern.

ich brauche es für ein Xilinx system generator Model.

Antwort Zitieren Bearbeiten Löschen Melden Danke

Matthias L. Gast 26.11.2008 17:15 #1060066

So kenne ich den Aufbau:


 D                                     J    .---.     _
---------o----------------------------------|&  |     S     .---.
        \|/                                 |   |O----------|&  |
                                          .-|   |           | 
|O--o----Q
      .---.    .---.    .---.             | '---'        .--|   |   |
Clk .-|&  |  .-|&  |  .-|&  |     .---.   |              |  '---'   |
---oo |   |O-o |   |O-o |   |O----|&  |  C|              |          |
   |'-|   |  '-|   |  '-|   |     |   |---o              >====x=====<
   |  '---'    '---'    '---'   .-|   |   |              |          |
   |                            | '---'   |              |  .---.   |
   '----------------------------'         | .---.        '--|&  |   | 
_
                .---.                     '-|&  |     R     | 
|O--o----Q
        (D)   .-|&  |                  K    |   |O----------|   |
         >----o |   |O----------------------|   |           '---'
              '-|   |                       '---'
                '---'
                                                     |<------ RS-FF 
------->|
                                       |<------------- JK-FF 
-------------->|
 |<----------------------------------- D-FF 
------------------------------->|

Aber für VHDL gibt es sicherlich geeigneten QUellcode.

signal q: std_logic;
process(clk)
  if rising_edge(clk) then
    q <= d
  end if;
end process;

Antwort Zitieren Bearbeiten Löschen Melden Danke

Thread beobachten

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Text *

Formatierung

[c]C-Code[/c]
[code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
[math]Formel in LaTeX-Syntax[/math]
[[Titel]] – Link zu einem Artikel
Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Anhänge

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Dein Name und deine E-Mail-Adresse

Schon registriert? Anmelden

Vorname *

E-Mail-Adresse *

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Thread beobachten

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.