Gast
#1060976
Servus, ISE 10.1 Virtex-5 LX110T Ich habe ein Signal, das einen langen Weg zurücklegt und um das timing einzuhalten vier mal abgetaktet wird. Wenn ich aber in den FPAGA Editor schaue, sehe ich dass ISE alle vier Register in ein Slice packt. Um das zu verhindern hatte ich vor LOC constraints für diese Register zu setzen. Leider akzeptiert ISE diese nicht, sondern sagt, dass es die Signale nicht kennt. Ich vermute das liegt daran, dass sie in einem vorherigen Schritt wegoptimiert werden. Wie schaff ich es diese Constraints zu setzen? Gruß Philip