Fehler in Shared Dual Port RAM

Gast #1065406
Lesenswert?

Ich habe versucht ein Shared Dual Port RAM zu implementieren.
Ist mir leider nicht gelungen.
Wo sind die Fehler ?

Started : "Create Schematic Symbol".
Compiling vhdl file "D:/EDA Design/Xilinx ISE Projekte/Finished
Projects/SharedRAM/DualPortRAM/DualPortRAM.vhd" in Library work.
Entity <dual_port_ram> compiled.
ERROR:HDLParsers:164 - "D:/EDA Design/Xilinx ISE Projekte/Finished
   Projects/SharedRAM/DualPortRAM/DualPortRAM.vhd" Line 32. parse error,
   unexpected IDENTIFIER
ERROR:HDLParsers:164 - "D:/EDA Design/Xilinx ISE Projekte/Finished
   Projects/SharedRAM/DualPortRAM/DualPortRAM.vhd" Line 35. parse error,
   unexpected END
tdtfi(vhdl) completed successfully.

Process "Create Schematic Symbol" completed successfully
Angehängte Dateien:
#1065418
Lesenswert?

Du machst dir das Leben unnötig schwer. Einen solchen 
pseudo-dualport-ram kann man locker in der Hälfte der Zeilen, komplett 
ohne Funktionen, Prozeduren und shared Variablen schreiben.

Ich sehe nicht, warum du hier für RAM umbedingt eine shared variable 
nehmen musst, ein signal reicht völlig.

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

oder

Mit Google-Account einloggen

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren