Forum: FPGA, VHDL & Co. Fehler in Shared Dual Port RAM


von Hans-Werner (Gast)


Angehängte Dateien:

Lesenswert?

Ich habe versucht ein Shared Dual Port RAM zu implementieren.
Ist mir leider nicht gelungen.
Wo sind die Fehler ?

Started : "Create Schematic Symbol".
Compiling vhdl file "D:/EDA Design/Xilinx ISE Projekte/Finished
Projects/SharedRAM/DualPortRAM/DualPortRAM.vhd" in Library work.
Entity <dual_port_ram> compiled.
ERROR:HDLParsers:164 - "D:/EDA Design/Xilinx ISE Projekte/Finished
   Projects/SharedRAM/DualPortRAM/DualPortRAM.vhd" Line 32. parse error,
   unexpected IDENTIFIER
ERROR:HDLParsers:164 - "D:/EDA Design/Xilinx ISE Projekte/Finished
   Projects/SharedRAM/DualPortRAM/DualPortRAM.vhd" Line 35. parse error,
   unexpected END
tdtfi(vhdl) completed successfully.

Process "Create Schematic Symbol" completed successfully

von Jan M. (mueschel)


Lesenswert?

Du machst dir das Leben unnötig schwer. Einen solchen 
pseudo-dualport-ram kann man locker in der Hälfte der Zeilen, komplett 
ohne Funktionen, Prozeduren und shared Variablen schreiben.

Ich sehe nicht, warum du hier für RAM umbedingt eine shared variable 
nehmen musst, ein signal reicht völlig.

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

Dafür gibt es von Xilinx den "XST User Guide" (xst.pdf), dort werden die 
ganzen implementierbaren Komponenten und deren Syntaxelemente mit 
Beispielen erklärt.
Es lohnt sich auch ein Blick in den "Synthesis and Simulation Design 
Guide" (sim.pdf)

von Martin K. (mkohler)


Lesenswert?

Lothar Miller wrote:
> Es lohnt sich auch ein Blick in den "Synthesis and Simulation Design
> Guide" (sim.pdf)

Danke für den Hinweis!

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.