mikrocontroller.net

Forum: FPGA, VHDL & Co. PROBLEM MIT XILINX TOOL


Autor: VHDL_Bginner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hello Alle!

ich kämpfe seit 3 Tagen um ein problem zu beheben aber es hat nicht 
geklappt(smile).Ich habe ein pin als input Für mein FPGA 
definiert(spartan 3).Dieser Input ist ADC Serielle OUTPUT.Beim Testen 
pruefe ich die kommunikation zwischen ADC und FPGA? Also es laüft in 
Ordnung aber es wird keine Daten intern gespeichert.ich hab nachgeschaut 
bei "Design Summary" und ich stelle fest, dass Mein INPUT mit (option IO 
Register )definiert.Ich denke das  Mein problem liegt darin.
Meine Frage Lautet:wie kann ich es deaktivieren also was füer ein befehl 
soll ich in meinem UCF file eingeben damit ich es net mehr bekomme??.

Als Anlage schicke ich MEin Design Summary als Word Datei.

MFG

TOOL:ISE WEBPACK 10.1
Device:SPARTAN 3

Autor: VHDL_Bginner (Gast)
Datum:
Angehängte Dateien:

Bewertung
0 lesenswert
nicht lesenswert
Ich habe vergessen die Datei beizufügen

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dein Problem ist eher nicht das registred IO.
Poste mal dein VHDL, dann kann man Dir besser helfen.
Was meinst Du mit "es wird keine Daten intern gespeichert" ??

Autor: VHDL_Bginner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Danke erstmal für deine Antwort!
:
LSR:PROCESS(CLK)
BEGIN
 IF rising_edge(CLK) THEN 
   IF Reg_Enable='1' THEN
      Data<=Data(31-1 downto 0)& ADC_OUT;--ADC_out ist INPUT Fuer mein FPGA
   END IF;
 END IF;
END PROCESS LSR; 
:
Ich habe mit oszilloskop ADC_OUT gemessen-->ADC Schickt schon Daten
Aber ich habe Data(0) auch gemessen bekomme ich nichts.
Das heisst FPGA nimmt keine DATen aus PIN ADC_OUT.
Ich denke wenn ich Registred IO deaktiviere, koennen dann die Daten 
gespeichert werde(SPI).

Autor: Joko (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Dumme Frage meinerseits - aber sie muß auch gestellt werden ;-)

liegt das Netz "ADC_OUT" auch am richtigen Pin ?
  (=> LOC im ucf-File = PCB-Schematic)

Gruß
Jochen

Autor: VHDL_Bginner (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Das ist das erste was ich gemacht hatte. ADC_OUT liegt am richtigen PIN

Autor: Klaus Falser (kfalser)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Der VHDL Code schaut richtig aus, am Registred IO liegt's sicher auch 
nicht.
In Frage kommen also Reg_Enabkle, der Clock, oder die Data.
- Wo kommen die Signale her, bzw. wo gehen sie hin ?
- Wie ist data definiert, wo wird es noch verwendet.
- Poste einmal das komplette Programm.

Schreibe einmal ein Mini-Programm das nichts anderes macht als dein 
obiges shift register, aber Achtung, du mußt die Signale irgendwie 
verwenden (an einen Ausgang führen), sonst werden sie wegoptimiert.
- Führe die relevanten Signale gleichzeitig an irgendwelche Ausgang-Pins 
und beobachte sie mit dem Oszilloskop.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.