Forum: FPGA, VHDL & Co. PROBLEM MIT XILINX TOOL


von VHDL_Bginner (Gast)


Lesenswert?

Hello Alle!

ich kämpfe seit 3 Tagen um ein problem zu beheben aber es hat nicht 
geklappt(smile).Ich habe ein pin als input Für mein FPGA 
definiert(spartan 3).Dieser Input ist ADC Serielle OUTPUT.Beim Testen 
pruefe ich die kommunikation zwischen ADC und FPGA? Also es laüft in 
Ordnung aber es wird keine Daten intern gespeichert.ich hab nachgeschaut 
bei "Design Summary" und ich stelle fest, dass Mein INPUT mit (option IO 
Register )definiert.Ich denke das  Mein problem liegt darin.
Meine Frage Lautet:wie kann ich es deaktivieren also was füer ein befehl 
soll ich in meinem UCF file eingeben damit ich es net mehr bekomme??.

Als Anlage schicke ich MEin Design Summary als Word Datei.

MFG

TOOL:ISE WEBPACK 10.1
Device:SPARTAN 3

von VHDL_Bginner (Gast)


Angehängte Dateien:

Lesenswert?

Ich habe vergessen die Datei beizufügen

von Klaus F. (kfalser)


Lesenswert?

Dein Problem ist eher nicht das registred IO.
Poste mal dein VHDL, dann kann man Dir besser helfen.
Was meinst Du mit "es wird keine Daten intern gespeichert" ??

von VHDL_Bginner (Gast)


Lesenswert?

Danke erstmal für deine Antwort!
:
1
LSR:PROCESS(CLK)
2
BEGIN
3
 IF rising_edge(CLK) THEN 
4
   IF Reg_Enable='1' THEN
5
      Data<=Data(31-1 downto 0)& ADC_OUT;--ADC_out ist INPUT Fuer mein FPGA
6
   END IF;
7
 END IF;
8
END PROCESS LSR;
:
Ich habe mit oszilloskop ADC_OUT gemessen-->ADC Schickt schon Daten
Aber ich habe Data(0) auch gemessen bekomme ich nichts.
Das heisst FPGA nimmt keine DATen aus PIN ADC_OUT.
Ich denke wenn ich Registred IO deaktiviere, koennen dann die Daten 
gespeichert werde(SPI).

von Joko (Gast)


Lesenswert?

Dumme Frage meinerseits - aber sie muß auch gestellt werden ;-)

liegt das Netz "ADC_OUT" auch am richtigen Pin ?
  (=> LOC im ucf-File = PCB-Schematic)

Gruß
Jochen

von VHDL_Bginner (Gast)


Lesenswert?

Das ist das erste was ich gemacht hatte. ADC_OUT liegt am richtigen PIN

von Klaus F. (kfalser)


Lesenswert?

Der VHDL Code schaut richtig aus, am Registred IO liegt's sicher auch 
nicht.
In Frage kommen also Reg_Enabkle, der Clock, oder die Data.
- Wo kommen die Signale her, bzw. wo gehen sie hin ?
- Wie ist data definiert, wo wird es noch verwendet.
- Poste einmal das komplette Programm.

Schreibe einmal ein Mini-Programm das nichts anderes macht als dein 
obiges shift register, aber Achtung, du mußt die Signale irgendwie 
verwenden (an einen Ausgang führen), sonst werden sie wegoptimiert.
- Führe die relevanten Signale gleichzeitig an irgendwelche Ausgang-Pins 
und beobachte sie mit dem Oszilloskop.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.