Pegelwandler

Das ist leider Murks. Die ECL Komparatoren duerfen nicht mit 100k 
abgeschlossen werden. Ueblich ist ein 470 Ohm zur negativen Speisung, 
fuer je beide Ausgaenge. Alternativ und stromsparender je ein 50 Ohm 
nach Vbb, so man das Vbb denn hat. ECL heisst open emitter. Da muss 
Strom nach GND fliessen, sonst ist nichts. Ein Ausgangspegelwandler muss 
das beruecksichtigen. Stromsparen und ECL sind sich gegenseitig leider 
ausschliessend...

@Aber:

Das hatte ich auch noch irgendwie so in Erinnerung und deshalb alle 
Ausgänge zuerst gegen negative Speisung abgeschlossen. Dann wollte ich 
aber den Leistungsverbrauch minimieren (heisst bei mir: an allen Werten 
ein bisschen rumschrauben und schauen ob die Leistung runter geht und 
dabei alle wichtigen Signale unverändert bleiben;-)
Und schwupps kamen überall riesen Widerstände rein, und an anderen Orten 
wieder raus...
Ich dachte halt solange das Simulationsprogramm noch alle Signale i.O. 
rausgibt is alles bestens.... War ich da zu leichtgläubig? Soll ich die 
alle wieder auf Anfang setzen? (und ich hab mich schon gefreut, als ich 
ca. 300mW eingespart habe ohne die schaltzeiten zu verschlechtern...)

gruss

Solange das Layout die passenden Widerstande vorsieht kann man sie 
bestuecken. Bevor eine Ausgangsstufe designt werden kann sollte deren 
charakteristik bekannt sein. Was kommt hinten dran ? Die Simulation 
erlaubte einen NPN an GND zu haben, den Komparatorausgang in dessen 
basis, ein 100k am kollektor und den Ausgang der schaltung vom Kollektor 
zu nehmen. Solange man nichts reeles anhaengt mag das sogar in der 
simulation so funktionieren.

Also. Ein CMOS Pushpull liegt bei 6ns leider nicht mehr drin. Eigentlich 
kann man nur noch zwischen OpenEmitter und OpenCollector waehlen und da 
einen Widerstand dranhaengen. Wobei der Widerstand auch auf der Seite 
der Last sein kann. Sofern man mit dieser Schaltung nicht direkt auf 
einen chip geht, kommt ja noch ein 50 Ohm Kabel hinzu. Ah. ja ... Da 
gibt's doch den MC100EP89, der kann 50 Ohm treiben.

>Solange das Layout die passenden Widerstande vorsieht kann man sie
>bestuecken.

Was meinst du damit???

>Bevor eine Ausgangsstufe designt werden kann sollte deren
>charakteristik bekannt sein. Was kommt hinten dran ? Die Simulation
>erlaubte einen NPN an GND zu haben, den Komparatorausgang in dessen
>basis, ein 100k am kollektor und den Ausgang der schaltung vom Kollektor
>zu nehmen. Solange man nichts reeles anhaengt mag das sogar in der
>simulation so funktionieren.

In der Simulation habe ich ein Standart CMOS Gatter rangehängt. Und 
dabei die gezeigten Kurven bekommen. Deshalb bin ich davon ausgegangen, 
die Signale sehen dann auch in der Realität so aus...

Gibt es eine andere Möglichkeit, leistungsarm und platzsparend solch 
einen Puls zu erzeugen oder soll ich den obigen Ansatz mit den 
Komperatoren weiterführen/korrigieren?

Danke für die Ratschläge
screeb

Nachtrag:

Der Ausgang wird in der Schaltung an einen CMOS-IC gehängt. Dort wird er 
dann intern gepuffert. (deshalb wäre die Pulsform eigentlich nicht so 
wichtig, solange eine Breite von 3ns bis 6ns eingestellt werden kann.