VHDL Suche ein Modell

[Martin (Gast)]

Hallo,

ich suche ein passendes Modell, das ein Fortgeschrittener in ungefähr 2 
Stunden machen könnte. Ich war leider etwas ideenlos, mir kommt
nur Ampelsteuerung und Aufzugsteuerung und ALU in den Sinn. Deswegen
denke ich, dass es ziemlich einfallslos ist.

Das Modell sollte eine oder ein paar FSMs enthalten, die aber
überschaubar sind. (ca 4-10 Zustände)
Ideal wäre wenn auch vectoren dabei sind, die als numerische
Interpretation haben.

Dieses Modell brauche ich als Grundlage für einen Debugger, der
mit auf den FPGA soll.

Gruss

[Ich (Gast)]

Zahlenschloss z.B.  xxxx = 1 oder xxxx = 0 je nach eingegebener Folge 
und mit einem Reset Taster.

[Hans-Werner (Gast)]

Mach doch mal folgendes: (Ich habe es als Anfänger noch nicht 
hingekriegt)

Es gehen zwei Signale rein. Diese werden XOR-Verknüpft.
Stell dir vor es sind Sende- und Empfangssignal einer Übertragung.
Nun soll ermittelt werden wie oft aufeinanderfolgende Einsen auftreten.
Im Englischen "Runs".
Also quasi Einzel-Bitfehler, Doppel-Bitfehler usw. zählen.
Das Xor-te Signal (16bit): 1100100111010101 ---> 4 Einzelbit-Fehler, 1 
Doppelbit-Fehler, 1 Dreifachbit-Fehler
---> Ausgabe: 4, 1, 1
Die Blockgrösse für die die Anzahl der Fehler gezählt wird soll variabel 
sein, also generisch.
Bei Erreichen der Blockgrösse bzw. bei einer negativen Flanke eines 
Count-Signals soll die Anzahl der einzelnen Runs's ausgegeben werden.
Also zwei unterschiedliche Modi.