SD-RAM teilweiser refresh möglich?

Gast #1110487
Zwei Fragen zum Refresh bei SD-RAMs:

1. So wie ich es verstanden habe, wird eine Zeile beim lesen/schreiben 
automatisch vollständig refreshed. Wenn ich also alle Zeilen regelmäßig 
lese/schreibe, ist kein self/auto refresh nötig?

2. Müssen unbedingt alle Zeilen refreshed werden, auch wenn man diese 
nicht nutzt? Brauch für eine Anwendung nur ein Viertel der Zeilen, 
welche ich dann regelmäßig lesen/schreiben würde.
Wahrscheinlich muss man es aufgrund der internen Architektur des 
SD-RAMs, die ungleich der logischen sein kann? Oder doch nicht?

Ziel ist, auf self/auto refresh-Zyklen zu verzichten.
Gast
Danke Jörg.

Eine Anschlussfrage, kann ich bei mehreren Bänken, während eine gerade 
im Lesebetrieb Daten ausgibt, Zeilen einer anderen Bank aktivieren?

Also eine Art Pipeline schaffen derart:

A1-NP-NP-              -A2-NP-NP-
        -R1-NP-NP-              -R2-NP-NP-
                 -a1-a2-a3-a4-a5-a6-a7-a8-b1-b2-...-b8


(alle drei Zeilen synchron, oben Activatekommados, mitte Read, unten 
Datenausgabe mit CAS=3)

mit
A1 Activate Zeile in Bank 1
A2 Activate Zeile in Bank 2
R1 Lesekommando in Bank 1
R2 Lesekommando in Bank 2
a1...a8 Leseburst Länge 8 aus Bank 1
b1...b8 Leseburst Länge 8 aus Bank 2
Es sollte funktionieren (falls das Datenblatt nichts anderes schreibt, 
ich hatte mal ein SDRAM, bei dem aus Kostengründen ein Teil von beiden 
Bänken genutzt wurde, so dass man immer nur 1 Bank aktivieren konnte, 
aber das SDRAM war schon etwas älter und etwas speziell).
Dies ist der große Vorteil von mehreren Bänken: Man kann einen 
lückenlosen Datenstrom erzeugen.
Habe mir jetzt nochmals das Datenblatt des Micro MT48LC64M8A2, den wir 
einsetzen.
Während ich bei normalen, dynamischen RAMs sicher bin, dass man auf den 
Refresh verzichten konnte, habe ich bei diesem SDRAM nichts gefunden.
Ich glaube, der AUTO REFRESH Zyklus ist nötig.
Gast
Danke für die Aussagen.

>Es sollte funktionieren (falls das Datenblatt nichts anderes schreibt,

Das ist eben mein Problem. Wie Klaus auch sagt, darüber steht nichts im 
Datenblatt. Allerdings sollte es bei jedem SD-RAM meiner Meinung nach so 
sein.
Ich benutze einen MT48V4M32LFFC.
MW wrote:

>>Es sollte funktionieren (falls das Datenblatt nichts anderes schreibt,
>
> Das ist eben mein Problem. Wie Klaus auch sagt, darüber steht nichts im
> Datenblatt.

Meine Antwort bezog sich auf das gleichzeitige Aktivieren von mehreren 
Bänken. Das wird zumindest ausdrücklich erwähnt:

SDRAMs offer substantial advances in DRAM operating
performance, [...] the ability to interleave
between internal banks in order to hide precharge
time and the capability to randomly change column
addresses on each clock cycle during a burst access.

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.