Direkt Abbildenender Cache

Tagspeicher:
Enthält Information, welcher "Tag" auf diesem "Index" enthalten ist 
(oder ein anderer).
Decoder:
Erzeugt aus binärem "Index"-Wert eine Zeilenaktivierung im Tagspeicher.
Der Tagspeicher bildet mit dem Decoder zusammen einen normaler 
RAM-Speicher.
Vergleich:
Gibt ein "hit" aus, wenn beide Werte übereinstimmen. (Wenn nicht: 
"miss")
Datenspeicher:
= normaler RAM-Speicher, erhält Adresse über den Decoder von "Index".

Die Daten kommen in die beiden Speicher durch ein Cache-update gesteuert 
von der Cache-Logik. (als Folge eines Cache-miss)

Wenn dich das sehr interessiert, würde ich dir das Buch 
"ARM-Rechnerarchitekturen für System-On-Chip-Design" empfehlen, dass 
hier oft als Sonderangebot in so einer Werbeanzeige auftauchte.

Das gesamte Feld "Tag-Index-Offset" ist die Adresse im Hauptspeicher.
Jedes Datenelement im Cache enthält so viele Bytes, wie durch Offset 
adressierbar sind (in gleicher Reihenfolge wie im Hauptspeicher). Dieses 
Datenelement wird immer vollständig im Cache (1:1 wie im Hauptspeicher) 
abgebildet, auch wenn nur 1 Bit daraus gebraucht wird! - wird im die 
gesamte "Cacheline" abgespeichert (Cacheline=Datenelement).
Aus der Anzahl der Bits von Index und Offset ergibt sich die Größe des 
Caches, denn diese beschreiben die Position der Daten im Cache (und im 
Hauptspeicher). Das bedeutet, wenn man zwei Datenelemente im Cache 
vorhalten will, die beide den gleichen Index habe, aber verschiedene 
Tags, dann geht das einfach nicht! - denn beide müssten an der selben 
Stelle im Cache landen.