SDRAM und Längswiderstände

[Mario A. (ma1979)]

Hallo Zusammen,

ich bin derzeit dabei ein Board mit einem AT91SAM9260 zu entwickeln. Das 
Board soll auch zwei SDRAM Bausteine erhalten. Nun habe ich in dem Atmel 
Applikation Notes gelesen, dass es sinnvoll sein kann in die Leitungen 
zum SDRAM Längswiderstände einzubauen. Ich habe das auch schon ab und zu 
bei anderen Boards mit SDRAM gesehen.

Da das mein erstes Board mit SDRAMs ist, wollte ich nun einmal fragen ob 
es sinnvoll ist diese Widerstände einzusetzen und für welche Signale. 
Reicht es für die Datenleitungen und das Clock Signal, oder brauche ich 
diese Widerstände bei allen Signalen?

Außer dem SDRAm kommt noch ein NAND Flash und ein SRAM zum Einsatz. 
Diese werden ja mit den gleichen Bus Signalen angefahren. Wenn ich das 
richtig sehe ist der abgriff hier aber vor den Längswiderständen zum 
SDRAM. Ist hier die Leitungslänge zu den anderen Bausteinen ein Problem 
für die Signale des SDRAMs?

Über Infos wäre ich sehr dankbar!

Gruß Mario

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

>  in die Leitungen zum SDRAM Längswiderstände einzubauen.
Das nennt sich ugs. Serienterminierung und ist u.A. dort diskutiert:
Beitrag "Re: Unsauberes Signal bei Fast-PWM am AVR"
Beitrag "Re: Signalproblem bei langem Kabel"

[Mario A. (ma1979)]

Die beiden Beiträge beschäftigen sich aber nicht gerade mit SDRAMs

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Nein, es geht um Grundlagen...
Fazit daraus ist: wenn du die Leitungen kurz halten kannst (im unteren 
cm-Bereich) dann wirst du die Widerstände nicht brauchen.

> Ist hier die Leitungslänge zu den anderen Bausteinen ein Problem
> für die Signale des SDRAMs?
Ja.
Bei entsprechendem Layout wirst du Reflexionen auf den Steuer- und/oder 
Datenleitungen bekommen (das sind diese Überschwinger). Ob deine 
Bausteine damit klarkommen steht auf einem anderen Blatt. Es geht hier 
offenbar nicht nur um SDRAMs, sondern um Signalintegrität allgemein.
Das Hauptproblem hier ist, dass es keinen richtigen "Sender" und 
"Empfänger" auf dem Bus gibt, und die Bustopologie zudem noch verzweigt 
(im Layout zu den anderen Bausteinen). Deshalb kann die ideale Position 
der Terminierungswiderstände nicht soooo einfach angegeben werden.

[Mario (Gast)]

In den Atmel Evaluation Boards sind auch keine Widerstände drin.
Kann ich mir die dann doch sparen? Oder sollte ich für meine anderen 
Bausteine (SRAM, NOR-Flash und NAND-Flash) einen Bustreiber verwenden?

[Mario A. (ma1979)]

Noch eine kleine Info, das Board soll 100x100mm Groß werden und 4 Lagen 
haben

[SDRAM (Gast)]

Befass dich doch mal mit den Grundlagen..
Es gibt wohl bei Atmel genügend AppNotes die genau das beschreiben.

Schau dir mal "Timing Diagrams" des SDRAM an, bestimme die kritischen 
Signale (ich bezweifle das es die Daten/Adress Signale sind) lies 
nochmal die zweite Antwort von Lothar, suche nach weiteren 
Informationen.

Wenn du spezifische Fragen hast werden die sicher beantowrtet.