Forum: FPGA, VHDL & Co. timespec für internen Takt aus DCM-Modul


von Bustel (Gast)


Lesenswert?

Guten Morgen,

ich generiere mir einen Takt aus einem DCM-Modul zur internen Verwendung 
(Xilinx Spartan3). Der Takt selbst ist als Signal im Top-Modul definiert

signal CLK2 : STD_LOGIC := '0';

Wie kann ich diesem Takt nun eine Timingvorgabe machen?

So funktioniert es leider nicht...
NET "CLK2" PERIOD = 20 ns HIGH 50 %;

Ist es denn prinzipiell überhaupt möglich allen Signalen Timingvorgaben 
zugeben?

Danke, Gruß,
Bustle

von Lothar M. (Firma: Titel) (lkmiller) (Moderator) Benutzerseite


Lesenswert?

> DCM-Modul
Am einfachsten ist es, hier den Takt anzugeben, den in den DCM reingeht. 
Die Tools berechnen daraus dann die abgeleiteten Takte.

von Bustel (Gast)


Lesenswert?

Danke für die schnell Antwort.
-> Heißt das auch das intern definiert Signal sich nicht definieren 
lassen. Z.B. wenn ich ein Signal bevorzugt behandeln möchte.

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.