Frequenzteiler aus d Flipp Flopp

Ich weiß dass es da viel bessere möglichkeiten gibt! Wenn mein Prof. in 
der Klausur so was aber fragt bringt mir andere Lösungen nichts!

Ich hab ja hier ein Teiler gebaut der durch 16 teilt! Sommit müsste ich 
wenn Q 2 und Q4=0 ein Siganl auf die Rücksetzeingänge legen. Oder? (Habs 
schon versucht funktioniert nicht)

Gruß

Hi

Eigendlich, bei 4 Frequenz-Halbierern, müsste das Ausgangssignal bei 
1/16tel (oder 10h) sein, und nicht bei 8 liegen.

Bei Teilung durch nicht 2-er Potenzen müsste man mit einem Zähler (z.B. 
BCD) arbeiten und bei Q0-Q3=0101 (1 2er, 1 8er) das Ausgangs-Signal 
toggeln sowie den Zähler auf 0 setzen.

Wie heißt das Programm?
Denke, damit habe ich auch schon 'gespielt'.

MfG

>der auf 10
>zählen kann. Kann aus D-Flip Flop bestehen. dann müßte man bei Erreichen
>der Zahl 10 einen Übertrag machen und zurückführen zum Löschen.

Ich würde das so nicht machen. WEnn die 10 als Reset benutzt wird, zählt 
der Zähler eigentlich (kurz) bis 11. Ich würde zu einem synchronem 
Design 0..9 raten. Man kann dann zB das MSB (Wertigkeit 8) als 
/10-Ausgangssignal (mit 25% Tastverhältnis) nehmen...

Habe nun immer noch einen Fehler (stehe gerade auf dem Schlauch)

PS. Ich weiß das ich dass mit den Negierungen ungeschickt gelöst hab! 
Aber den Sinn erfüllt es :-) (hoffe ich zumindest)

@Posti Das Programm heißt Digital Simulator und ist Freeware!
Danke für eure Hilfe
Gruß Jo

Wiso 3?
Nach dem ersten FF durch 2 geteilt, nach dem zweiten FF durch 4 geteilt, 
nach dem dritten FF durch 8 geteilt, und nach dem viertenFF durch 16 
geteilt!
Das heißt ich benötige 4 FF !
Ich glaub ich schlaf mal ne Nacht darüber! :-)

>Oder hab ich mich da jetzt irgendwo total verrant?

Naja, unter Beachtung dieser Aufgabe:
>>Ich muß einen Frequenzteiler der die Frequenz durch 10 teilt ... bauen.
                                   ^^^^^^^^^^^^
Würde ich sagen:

Ja, es werden vier FF gebraucht.

Ein Teiler durch 10 benötigt ungefähr 3,322 FlipFlops ;-)

Was solls' denn für ein Zähler sein ??? da fallen mir erst mal auf die 
Schnelle folgende Typen ein :

-ein als Johnson-Zähler geschaltetes Schieberegister
-ein asynchron arbeitender Zähler mit Nullsetzung bei der 1010
-ein synchron arbeitender Zähler mit Verküpfungen an den 
Vorbereitungseingängen der FF's
-ein synchron arbeitender Zähler mit asynchron arbeitendem 
parallel-loading
bei der Zahl ...
-ein in BCD-Folge arbeitender Zähler oder in anderer Folge?
-ein aus einem FF und mod5-Zähler zusammengeschalteter Zähler, wie der 
7490 ?
-solls ein aufwärts oder abwärts oder umschaltbar zählender Zähler sein 
?
-soll er Borrow oder Carry oder beides abgeben ?

rück mal raus, welchen Typ Du haben willst

Ich will ja nicht unken, aber
Alle diese Typen sollte man bei einer Prüfung beherrschen, oder nicht ?

Entschuldige den Ausbruch,
aber, am einfachsten, schau Dir mal den Aufbau eines 7490 an.

Der hat erstmal ein FF, das durch zwei teilt.
Dann  folgt , aus drei FF's eine aufwärts zählende Kette, die beim Stand 
von 101, durch ein Verknüpfungsgatter wieder auf Null gesetzt wird.

Bei deinem Entwurf fehlt noch die Verknüpfung, die die "5" erkennt und 
die drei (oder alle vier ) FF's auf Null setzt.

Ob der Simulator diese Arbeitweise wirklich nachbilden kann, ist 
garnicht so sicher, aber probiers mal.

>>Was solls' denn für ein Zähler sein ??? da fallen mir erst mal auf die
>>Schnelle folgende Typen ein :

Es soll nur indrirekt ein Zähler sein.-->Es soll ein Frequenzteiler 
durch 10 sein !Verwenden darf ich nur d-FFs und zusätzliche Gatter!
(Siehe ersten Beitrag:-)
>>Ich will ja nicht unken, aber
>>Alle diese Typen sollte man bei einer Prüfung beherrschen, oder nicht ?
Die Prüfung beinhaltet auch noch Analogtechnik!Man muß ja Prioritäten 
setzen!:-)
Zudem weißt du ja gar nicht wann Prüfung ist!

Aber wenn du ne Lösung hast kannst natürlich gerne helfen!

Gruß Jo

Dann  hat die ganze Sache wohl mit der Laufzeit zu tun.

Denkbar wäre eine Lösung: Q-nicht  wird ja normalerweise zum toggeln auf 
D geführt.

Wenn in dieser Rückführung nun eine Laufzeit von 5 Tein liegt, bekommt 
der D- Eingang erst nach fünf Takten das umgekehrte Signal und kippt 
erst dann .

Versuchs mal damit .


Mich hat irgendwie genervt, dass die Antworten sich immer weiter von der 
Frage entfernten, am Ende hab ich selbst nicht mehr die Frage vor Augen 
gehabt, deswegen war ich weit  off-topic.

Hm..

Kann das mal jemand prüfen?

QD ist der Ausgang

Eine weitere Lösung wäre ein Ringzähler, der Johnson-Zähler. Diese 
Struktur hat der CMOS- Baustein 4017.

fünf FF's gemeinsam am Takt. vier FF's hintereinandergeschaltet mit Q 
auf das nächste D. Das letzte Q-nicht wird auf das D des ersten FF's 
gelegt.

Wenn nicht gerade die Folge 10101 in den FF's weitergeschoben wird, 
teilt dieser Zähler mod 10. Das erreicht man durch Starten mit dem 
Zählerstand 0000, beim Einschalten.

Bekomme bei deiner Schaltung keine Ausgangssignaländerung. (B/ hast du 
gar nicht angechlossen)
Kannst ja nochmals überptüfen ob mir ein Fehler unterlaufen ist.

Gruß Jo
PS   Ich hoffe die Simulation kann das Frequenz-teilerproblem überhaupt 
richtig berechnen! Hab ja keine Ahnung wie die Simulation programmiert 
ist!

Anhang: Frequenzteiler der durch 10 teilt!

Der dargestellte Schaltplan müsste nach meiner Meinung nach stimmen. 
Leider stimmt das Ergebnis des Peglschreibers nicht.
Liegt der Fehler in der Schaltung oder im Simulationsprogramm?

Gruß Jo

peter-neu-ulm schrieb gestern schon:
>... aber, am einfachsten, schau Dir mal den Aufbau eines 7490 an.
Hatte ich auch zuerst gedacht - der verwendet aber JK-FF.

Karl heinz Buchegger schrieb:
>Scroll mal nach oben. Ich hab noch in der Nacht eine Lösung gebastelt.
Ist das nicht eine gefährliche Variante - asynchrones Design, verknüpft 
auf die Resets? Ohne es mir diese Variante durchüberlegt zu haben - das 
geht doch bestimmt wegen irgendwelcher Spikes an den Gattern schief ...