Xilinx DMA Controller und eigener IP Core

Was für ein DMA-Controller? Der MPMC? Wenn ja, musst du dir mal das 
Dokument für das Local Link Interface bei Xilinx runter laden. Das ist 
eine bidirektionale DMA-FIFO Schnittstelle. Darüber kommuniziert 
beispielsweise der TEMAC mit dem DMA-Controller. Ist aber leider nicht 
ganz so trivial zu implementieren, vor allem, wenn der noch Bus-Matching 
machen soll. Die DMA Geschichten bei Xilinx sind etwas aufwendig, dann 
gibts noch den XCL, Xilinx Cache Link, das ist im Prinzip ein FSL Bus, 
allerdings kann der nur als Cache dienen. Alle anderen DMA Interfaces 
sind meines Wissens nicht direkt FIFO-basiert.

Ahso, der kleine DMA-Controller. Da muss ich dann mal schauen, was der 
überhaupt für Interfaces hat. Wenn du aber ein Interface nachbaust, was 
FIFO basiert ist, dann merkt der das.

So, hab mir mal den XPS Central DMA angeschaut. So wie es aussieht, 
arbeitet der mit dem FSL Bus (Die MCH Channels). Das ist ein sehr 
simpler FIFO-Bus, das ist problemlos zu implementieren. Und der DMA 
Controller kümmert sich dann um die Steuersignale und wartet auch auf 
die Daten oder wirft dir einen Fehler, wenn die nicht in bestimmter Zeit 
verfügbar sind. So macht es zumindest der MPMC meines Wissens.