2 Latches an SRAM beim ATMega64

Alex Gast #1160318
Lesenswert?
• ▲
▼ 
Morgen
Ich sitze hier grade an einem Projekt, welches mit einem ATMega64 
funktionieren soll.
Das Problem ist, dass dieses Projekt etwas komplizierter ist, als 
angenommen.

Und zwar soll ein 128k SRAM Modul mit möglichst wenig Pins an den ATMega 
angeschlossen werden. Nun haben wir schon die Möglichkeit mit dem Latch 
aus dem AVR Handbuch verwendet doch es sind immernoch zu viele Pins 
belegt.

Hier in AVR-Tutorial hab ich aber gefunden, dass man die high adress 
bits mit einem zweiten Latch "erschlagen" kann. Leider habe ich noch 
nicht wirklich viel Ahnung von µC und hoffe, dass ihr mir sagen könnt, 
wie ich den SRAM mit zwei Latches an den ATMega64 ranbekomme.
Wenn man mit zwei Latches arbeitet kann man dann noch das xmem interface 
verwenden oder muss man dann alles selbst programmieren mit der 
Speicherverwaltung.

Gruß
Alex
Antwort Zitieren Bearbeiten Thread verschieben Thread sperren Anmeldepflicht aktivieren Anpinnen Thread löschen Thread mit anderem zusammenführen Beitrag melden
Sebastian Gast #1160422
Lesenswert?
• ▲
▼ 
Mit dem Xmem Interface hab ich noch nicht gearbeitet, kann dir dazu also 
auch nicht viel sagen. So weit ich weiß kann der AVR aber nur 64 kByte 
direkt selbst ansprechen. Ich glaube, du kommst nicht drum rum, das 
händisch zu machen.
Aber zumindest wenn du es per Hand machst kommst du mit etwas mehr als 8 
Pins hin:
Alle Adressleitungen werden Gelatcht. Das müssten bei dir dann 3 Latches 
oder 2 Latches + eine Adressleitung sein. Nimmt sich also nichts.
Die Daten gehen dann über den gleichen Port raus. Macht in Summe 11 Pins 
+ natürlich noch Write und Read Enable des SRAM.


Noch weniger Pins geht eigentlich nur mit SPI und Schieberegistern...

Hoffe das hilft ein wenig.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Falk B. #1160483
Lesenswert?
• ▲
▼ 
@Alex (Gast)

>Und zwar soll ein 128k SRAM Modul mit möglichst wenig Pins an den ATMega
>angeschlossen werden.

Kann man mit Schieberegistern machen, wenn man bereit ist, die 
DRAMATISCH gesunkene Zugriffsgeschwindigkeit zu akzeptieren. AUsserdem 
muss man dann den Zugriff per Hand stricken, auch in C.

AVR-Tutorial: Schieberegister

Besser ist es meist, zusätzliche IOs, per Schieberegister zu schaffen, 
weil diese meist nicht soviel Geschwindigkeit brauchen.

> Nun haben wir schon die Möglichkeit mit dem Latch
>aus dem AVR Handbuch verwendet doch es sind immernoch zu viele Pins
>belegt.

Was willst du denn überhaupt machen?

>Wenn man mit zwei Latches arbeitet kann man dann noch das xmem interface
>verwenden

Nein.

> oder muss man dann alles selbst programmieren mit der
>Speicherverwaltung.

Ja.

MFG
Falk
Antwort Zitieren Bearbeiten Löschen Beitrag melden
(prx) A. K. #1160502
Lesenswert?
• ▲
▼ 
Wenn du in der Lage sein willst, das RAM direkt in zu adressieren, also 
grad so wie die Daten im internen RAM, dann ist sowieso bei ca. 60KB 
Schluss. Mehr setzt voraus, dass man die Adressen "zu Fuss" verwaltet. 
Und wenn man dann die Adressen seriell rausjagt, kann man das wohl auch 
mit den Daten machen.

Wenn es folglich ausreicht, die Daten mit einer eigenen Funktionen raus- 
und rein zu schaufeln, dann kommt auch FRAM 24C512 in Frage. Das ist 
schon seriell und klein (8pin), und kommt mit 4 Leitungen aus. Bei 2 
Stück davon 5 Leitungen.
Antwort Zitieren Bearbeiten Löschen Beitrag melden
Thread beobachten

Antwort schreiben

Bitte melde dich an, um einen Beitrag zu schreiben.

Bestehender Account

oder

Mit Google-Account einloggen

Noch kein Account?

Die Registrierung ist kostenlos und dauert nur eine Minute.

Jetzt registrieren