Gast
#1176286
Hallo, ich habe gestern mein Pollin CPLD-Board erhalten. Nun sind mir folgende DDinge aufgefallen, welche ich einmal kurz ansprechen wollte : 1) Die XC95xx-XL Bausteine haben laut Xilinx 5V tolerante I/O´s, ich interpretiere dies so, dass ich den CPLD-Kern zwar mit 3,3V speisen muss, aber die I/O´s des CPLD´s direkt mit einem z.B. µC auf 5V Pegel verbinden kann (ggf. 10-100 Ohm Serienwiderstand zwischen CPLD-I/O und µC-I/O) Richtig oder Falsch ? 2) Nun besitzt das Pollin-Board einen Speicherbaustein, die I/O´s des S-Ram´s sind nicht frei zugänglich (d.h. auf Stiftleiste), d.h. es besteht nicht die Möglichkeit über einen externen Baustein Daten dem SRam zur Verfügung zu stellen und über den CPLD die SRam-Adresse zu generieren. Mal abgesehen von "Lehrzwecken", was kann man sinvolles mit einer solchen Kombination anstellen ? 3) Während meiner Diplomarbeit im Jahre 1998 beschäftigte ich mich mit der VHDL-Programmierung und einem XC4005-Baustein (daher auch das heutige Interesse am Pollinboard!). Doch leider kann ich anhand der Datenblätter nicht einschätzen, ob der XC4005 (Programm wurde noch in einem PROM untergebracht!) mehr Programmiermöglichkeit bot als heute ein 9572/95144. Ich weiß nur noch, dass ich sehr viel VHDL-Code geschrieben habe und der XC4005 zu ca. 99% voll war. Das "kleine" Beispiel "Blink-LED" von Pollin scheint den XC95144 schon zu ca. einem 1/5 zu füllen. Was kann in einem 9572/95144 so in etwa untergebracht werden, kann mir jemand ein Gefühl dafür geben ?