H Bruecke Verstaendnisfrage

Für U5=0V sperrt T5, weswegen an den Gates von T1 und T2 über R1 die
vollen 9V anliegen. Da die Source von T2 an 0V liegt, ist seine
Gate-Source-Spannung Ugs=9V, und er leitet (N-Kanal-FETs leiten bei
positivem Ugs). Die Source von T1 liegt an 9V, deswegen ist sein Ugs=0V,
und er sperrt. Damit liegen an den verbundenen Drains von T1 und T2 0V
an.

Ab etwa U5=2V schaltet T5 voll durch, weswegen an den Gates von T1 und
T2 0V anliegen. Für T2 ist Ugs nun 0V, so dass er sperrt. Für T1 ist Ugs
nun -9V, so dass er leitet (P-Kanal-FETs leiten bei negativem Ugs).
Damit liegen an den verbundenen Drains von T1 und T2 nun 9V an.

Man kann also durch die Steuerspannung U5 den Punkt, wo die Drains der
FETs zusammentreffen, wahlweise auf 0V oder 9V schalten.

Für die rechte Hälfte der Schaltung gilt entsprechendes.

Die Brückenspannung, an der normalerweise die Last hängt, ist die
Differenz der Ausgangsspannung der linken Hälfte und derjenigen der
rechten Hälfte. Je nachdem, wie die Hälften geschaltet werden, beträgt
die Brückenspannung

  0V - 0V =  0V,
  9V - 0V = +9V,
  0V - 9V = -9V oder
  9V - 9V =  0V

Man kann damit also bspw. einen Motor vorwärts oder rückwärts laufen
lassen oder ihn ausschalten.

Bei dieser Schaltung muss darauf geachtet werden, dass das Umschalten
mittels T5 und T6 sehr schnell geschieht. Liegt nämlich die gemeinsame
Gate-Spannung etwa in der Mitte zwischen 0V und 9V, leiten der P-Kanal
und der N-Kanal-FET eines Zweigs gleichzeitig, so dass ein hoher
Querstrom an der Last vorbei fließen kann, der u.U. die FETs zerstört.

> Bei dieser Schaltung muss darauf geachtet werden, dass das Umschalten
> mittels T5 und T6 sehr schnell geschieht. Liegt nämlich die gemeinsame
> Gate-Spannung etwa in der Mitte zwischen 0V und 9V, leiten der P-Kanal
> und der N-Kanal-FET eines Zweigs gleichzeitig, so dass ein hoher
> Querstrom an der Last vorbei fließen kann, der u.U. die FETs zerstört.

Deshalb halte ich diese Schaltung für nicht praxistauglich, besonders 
wenn sie mit PWM angesteuert werden soll, deren Frequenz etwas höher 
liegt.

Das Sperren der oberen FETs erfolgt zu langsam, da das Gate (mit nicht 
zu vernachlässigender Kapazität) nur über den 100 Ohm-Widerstand 
entladen wird, da ist der untere FET schon lange leitend, ehe der obere 
sperrt.

Ohne weitere Schutzmaßnahmen ist es schade um die hochwertigen FETs. ;-)

...

> Deshalb halte ich diese Schaltung für nicht praxistauglich

So ist es. Aber ganz so wild ist es mit den Querströmen dann doch wieder
nicht, da bei 9V Versorgungsspannung nie beide FETs gleichzeitg voll
durchschalten. Wenn man die Diagramme in den Datenblättern etwas inter-
und extrapoliert, kommt man auf einen Maximalstrom von knapp 4A, der
dann fließt, wenn Ugs von T2 gut 4V und |Ugs| von T1 knapp 5V sind.
Damit entstehen 36W, die sich auf beide FETs verteilen, und die diese
bei längerer Einwirkung ohne Kühlkörper natürlich zerstören würden.

Der kritische Bereich liegt zwischen 3V und 6V (3V ist die Threshold-
Spannung der FETs). Nach überschlägiger Rechnung sollte dieser Bereich
beim Umladen der Gates über den 100-Ohm-Widerstand in maximal 0,5µs
durchfahren werden. Dann würden bei 55 kHz PWM-Frequenz an jedem FET
Schaltverluste von etwa 1W enstehen. Etwas problematischer stellt sich
die andere Schaltrichtung dar, wo der Umladestrom über T5 fließt. Der
BC547 kann nur 100mA, von denen ein Teil durch den 100-Ohm-Widerstand
aufgezehrt wird, so dass der Schaltvorgang in dieser Richtung länger
dauert.

Bei Schaltfrequenzen bis 10 oder 20kHz würde ich mir um das Leben der
FETs keine Sorgen machen.

Aber du hast schon recht: Sauber ist die Schaltung wirklich nicht.
Spätestens, wenn man die Versorgungsspannung auf 12V erhöht, werden die
FETs anfangen zu rauchen, da dann der Querstrom schon bei etwa 15A
liegt.

>Deshalb halte ich diese Schaltung für nicht praxistauglich, besonders
>wenn sie mit PWM angesteuert werden soll, deren Frequenz etwas höher
>liegt.

Richtig. Dazu kommt noch T5 und Ansteuerung. Das gibt ne satte 
Verzögerung.
(storage time des T5)...