Gast
#1182166
Hallo zusammen Ich möchte einen Gold code Generator bauen. Ein solcher Generator besteht im Wesentlichen aus zwei 10bit Linear rückgekoppelten Schieberegistern (LFSR). Um verschieden Gold sequenzen generieren zu können, soll der Initialwert eines dieser LFSRs im Betrieb gesetzt werden können. Nun meine Frage: reicht dafür ein CPLD (welche grösse?) oder benötige ich dazu bereits ein FPGA? Könntet ihr mir vielleicht gerade einen Typ empfehlen? Ich bin im Netz über ein Evaluationskit von Xilinx gestossen: http://www.xilinx.com/products/devkits/DO-CPLD-DK-G.htm Wäre das was? Gruss Ralf