Delay zur Realisierung von LED-Blinken /mit XILINX - Spartan2E

OP #1196016
Lesenswert?
• ▲
▼
Hallo,

ich möchte mit dem Xilinx EVB eine Prozedur realisieren, die bei Fehlern 
die LEDs n-mal aufblinken läßt.
Die eigentliche Prozedur wird auch korrekt aufgerufen und ausgeführt. 
Das Problem liegt jedoch in der Verzögerung, die implementiert werden 
muss, um das Blinken der LEDs auch sichtbar zu machen.
Da eine wait-Anweisung nicht synthetisierbar ist, habe ich eine neue 
Prozedur geschrieben, die dieses Delay realisiert. Diese Prozedur 
funktioniert aber nicht.
Hat jemand eine Idee?
Gast #1196092
Lesenswert?
• ▲
▼
Die vollständige Datei findet sich im Anhang.

>> Diese Prozedur funktioniert aber nicht.
>Ja, in der Zeile 42 fehlt ein Strichpunkt ;-)
Solche Fehler findet i.d.R. der Kompiler.

>Das Wort "Prozedur" stimmt mich nachdenklich.
>Ich glaube nicht, dass du weißt, was du machst... :-/
Was soll das heißen? Ist die Verwendung einer "procedure" zur 
Realisierung einer Verzögerung ungeeignet oder kennst du diesen 
VHDL-Konstrukt nicht?
Moderator (Firma: Titel) Persönliche Seite #1196143
Lesenswert?
• ▲
▼
Gehe ich richtig in der Annahme, dass du vorher in C programmiert hast?
In VHDL werden z.B. mit for-schleifen mehrere Instanzen der selben 
Hardware abgebildet. Es ist keine Schleife, die zur "Laufzeit" 
ausgeführt wird.

Vergiss am Anfang in VHDL die Syntaxelemente "procedure, function, 
for..." und halte dich an Prozesse, Componenten und Instanzen.

Du mußt von der C-Denkweise (Eines passiert nach dem Anderen) wegkommen 
und dir klar werden, dass du eine Schaltung aus FlipFlops und Logik 
beschreibst.

Eine Verzögerung erhältst du in einem FPGA durch einen Zähler, der mit 
jedem Takt (es kann nur einen geben) um eins hochgezählt, und auf den 
Endwert verglichen wird. Wenn der Endwert erreicht ist, wird ein Signal 
für einen anderen Schaltungsteil aktiv (Clock-Enable) und dann passiert 
dort irgendwas.

BTW:
Deine Funktion Shift ist eigentlich ein Rotate.
Ein Shift/Rotate geht in VHDL ganz ohne Funktion:
1
   tempCounter1 <= tempCounter1(6 downto 0) & tempCounter1(7); -- links
2
   tempCounter1 <= tempCounter1(0) & tempCounter1(7 downto 1); -- rechts

EDIT:
> Ist die Verwendung einer "procedure" zur Realisierung einer Verzögerung
> ungeeignet
Die Prozedur an sich kann alles, was du ihr sagst.
> oder kennst du diesen VHDL-Konstrukt nicht?
Ich kenne ihn, und darum verwende ich ihn nicht in synthesefähigem Code.
Recht gern aber in Testbenches.

Antwort schreiben

Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt. Bitte hier nur auf die ursprüngliche Frage antworten, für neue Fragen einen neuen Beitrag erstellen.

Formatierung
  • [c]C-Code[/c]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.