Delay zur Realisierung von LED-Blinken /mit XILINX - Spartan2E

[Verena G. (vea)]

Hallo,

ich möchte mit dem Xilinx EVB eine Prozedur realisieren, die bei Fehlern 
die LEDs n-mal aufblinken läßt.
Die eigentliche Prozedur wird auch korrekt aufgerufen und ausgeführt. 
Das Problem liegt jedoch in der Verzögerung, die implementiert werden 
muss, um das Blinken der LEDs auch sichtbar zu machen.
Da eine wait-Anweisung nicht synthetisierbar ist, habe ich eine neue 
Prozedur geschrieben, die dieses Delay realisiert. Diese Prozedur 
funktioniert aber nicht.
Hat jemand eine Idee?

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> Diese Prozedur funktioniert aber nicht.
Ja, in der Zeile 42 fehlt ein Strichpunkt ;-)

Im Ernst, ohne Quelltext kann man nur raten.
Poste den doch mal als Anhang (mit Extension *.vhd).

BTW:
Das Wort "Prozedur" stimmt mich nachdenklich.
Ich glaube nicht, dass du weißt, was du machst... :-/

[Verena (Gast)]

Die vollständige Datei findet sich im Anhang.

>> Diese Prozedur funktioniert aber nicht.
>Ja, in der Zeile 42 fehlt ein Strichpunkt ;-)
Solche Fehler findet i.d.R. der Kompiler.

>Das Wort "Prozedur" stimmt mich nachdenklich.
>Ich glaube nicht, dass du weißt, was du machst... :-/
Was soll das heißen? Ist die Verwendung einer "procedure" zur 
Realisierung einer Verzögerung ungeeignet oder kennst du diesen 
VHDL-Konstrukt nicht?

[Verena (Gast)]

hier Anhang...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Gehe ich richtig in der Annahme, dass du vorher in C programmiert hast?
In VHDL werden z.B. mit for-schleifen mehrere Instanzen der selben 
Hardware abgebildet. Es ist keine Schleife, die zur "Laufzeit" 
ausgeführt wird.

Vergiss am Anfang in VHDL die Syntaxelemente "procedure, function, 
for..." und halte dich an Prozesse, Componenten und Instanzen.

Du mußt von der C-Denkweise (Eines passiert nach dem Anderen) wegkommen 
und dir klar werden, dass du eine Schaltung aus FlipFlops und Logik 
beschreibst.

Eine Verzögerung erhältst du in einem FPGA durch einen Zähler, der mit 
jedem Takt (es kann nur einen geben) um eins hochgezählt, und auf den 
Endwert verglichen wird. Wenn der Endwert erreicht ist, wird ein Signal 
für einen anderen Schaltungsteil aktiv (Clock-Enable) und dann passiert 
dort irgendwas.

BTW:
Deine Funktion Shift ist eigentlich ein Rotate.
Ein Shift/Rotate geht in VHDL ganz ohne Funktion:

   tempCounter1 <= tempCounter1(6 downto 0) & tempCounter1(7); -- links
   tempCounter1 <= tempCounter1(0) & tempCounter1(7 downto 1); -- rechts

EDIT:
> Ist die Verwendung einer "procedure" zur Realisierung einer Verzögerung
> ungeeignet
Die Prozedur an sich kann alles, was du ihr sagst.
> oder kennst du diesen VHDL-Konstrukt nicht?
Ich kenne ihn, und darum verwende ich ihn nicht in synthesefähigem Code.
Recht gern aber in Testbenches.

[Verena (Gast)]

>Gehe ich richtig in der Annahme, dass du vorher in C programmiert hast?
Ja das stimmt - und die Umstellung verläuft etwas schwerfällig.... :-)