Probleme bei einer Vektorausgabe

[Thomas H. (thomashuber)]

Hi,

ich versuche einen einfachen Vektor getanktet Zeile für Zeile 
auszugeben.
Aber egal wie ich es mache, der Kompiler beschwert sich ständig über :
Multiple non-tristate drivers for net Teil2()
Unresolved tristate drivers for net Teil2(499)
bzw. manchmal die gleiche Fehlermeldung für die Variable Adresszeiger
Was mach ich falsch?

signal Teil2         :std_logic_vector (499 downto 0);
signal Adresszeiger  :integer;

test: process (Strobeclock,variable)
begin

if (variable='0') then
Adresszeiger <= 0;
elsif (Strobeclock'event and Strobeclock = '1' ) then
Adresszeiger<= Adresszeiger +1;
end if;

TXD <= Teil2(Adresszeiger); 

end process;

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

>  Vektor getanktet Zeile für Zeile auszugeben.
Muß das heißen: Bit für Bit?
Welchen Typ hat TXD?
variable ist ein Schlüsselwort.
Einen Mux mit 500 Eingangselementen zu bauen ist schon etwas gewagt... 
:-/

Mir scheint, du machst Etwas etwas umständlich.
Man hantiert üblicherweise nicht mit 500 Bit breiten Vektoren...

BTW:
Warum nimmst du nicht (wie der Rest der Welt) ein Schieberegister?

signal Teil2         :std_logic_vector (499 downto 0);
signal sr            :std_logic_vector (499 downto 0);

test: process (Strobeclock,variable)
begin

if (losgehts='1') then
   sr <= Teil2;
elsif (Strobeclock'event and Strobeclock = '1' ) then
   sr <= '0' & sr[499 downto 1];
end if;

TXD <= sr[0]; 

end process;

Strobeclock ist ein bedeutungsvoller Name. Wieviele Takte hast du in 
deinem Desing? Wenn du mit FPGAs zu tun hast, ist der Idealfall: 1 Takt. 
Und nur als Experte und/oder in Extremfällen solltest du davon abrücken.

[Thomas H. (thomashuber)]

Danke erstmal für die schnelle Antwort.
Ja, ich will die Daten Bit für Bit ausgeben.

Es handelt sich um ein bestehendes funktionierendes Programm das mehrere 
mit mehreren Takten geschrieben ist und das ich jetzt erweitern will.
Ich hab einen knapp 3000 Bit langen Bitstream, den ich einlesen, 
speichern und anschließend wieder ausgeben will.
Die Strobeclock gibt die Bittaktung.
TxD ist ein std_logic Ausgang.
Eine Art Schieberegister ist es ja was ich bauen will. Hab nur übersehen 
das es sowas ja bereits fertig gibt. Ich probier mein Glück mal.
Danke nochmal