EMV gerechtes Design

Gast #1209699
hallo zusammen,
ich bin gerade dabei meine erst leiterplatte zu designen. nun wollte ich 
mal fragen, ob es da so etwas wie die "10 goldenen regeln" oder so was 
ähnliches gibt, die die EMV verbessern? wie lauten diese regeln? links 
sind natürlich auch sehr willkommen?

ich verwende ein 8Mhz Quarz. ich glaube das sollte nicht so kritisch 
sein, oder? wie kann man einen quarz "abschirmen"?
zudem verwende ich I2C, d.h ich habe zwei leitungen SDA und SCL die 
logischerweise nebeneinander geführt werden. wie gross sollte der 
abstand dieser leitungen zueinander sein?

Vielen Dank!
Gast #1209712
ich verwende diesen Quarz:
http://www.abracon.com/Resonators/ABMM2.pdf

es gäbe da ausreichend viel platz um eine clockleitung des quarzes 
selber unter ihm hindurchzuführen.. ist das in ordnung oder gibts so 
probleme? der quarz hat insgesamt 4 pins. die zwei, die nicht verwendet 
werden, ist das eine verbindung zum gehäuse? das würde also heissen, 
diese auf ground setzen?

Antwort schreiben

Eine eigene Frage? Dieser Thread ist über 17 Jahre alt. Stell sie in einem eigenen Thread – dort lesen mehr Leute mit, und sie wird öfter und schneller beantwortet.

Neuen Thread starten

Eine Lösung, Ergänzung oder Rückmeldung zu diesem Thread? Dann antworte hier.

Formatierung
  • [c]C-Code[/c]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] – Link zu einem Artikel
  • Verweis auf einen anderen Beitrag: Rechtsklick auf dessen Beitrags-ID (#8078628), „Adresse kopieren“, in den Text einfügen

Mehr zur Formatierung

Längeren Sourcecode als Anhang, nicht in den Text. JPG nur für Fotos und Scans; Zeichnungen und Screenshots als PNG oder GIF. Siehe Bildformate.

Schon registriert? Anmelden

Wird nicht angezeigt. Wir schicken dir einen Link; sobald du damit bestätigst, erscheint dein Beitrag.

Mit dem Abschicken legst du einen kostenlosen Account an und erkennst die Nutzungsbedingungen und die Datenschutzerklärung an.