Gast
#1212304
Hallo zusammen, ich arbeite gerade an einem Projekt und habe einen komischen (vermeintlichen) Fehler. Das Problem habe ich schon mit mehreren Arbeitskollegen besprochen aber leider wusste keiner so recht wie man das Problem beheben kann. Aus diesem Grund wollte ich hier im Forum mal nachfragen ob jemand ein ähnliches Problem hat. Folgendes, ich habe eine Platine mit ein paar Leiterbahnen die von einem GND Polygon eingeschlossen werden. Ich habe eine Clearance Rule erstellt in der ich gesagt habe das der minimale Abstand 0,2mm betragen soll. Bei der Regel habe ich den Begriff "InPolygon" als First Query verwendet und "All" als Second Query, die Regel hat die höchste Priorität. Das Problem ist jetzt das der Abstand zwischen den Leiterbahnen und dem Polygon ca. 0,25mm beträgt. Bei Pads von Bauteilen stimmt der Abstand aber, dort beträgt er wie gefordert 0,2mm. Ändere ich den Abstand auf 0,1mm beträgt der Abstand zwischen Leiterbahn und Polygon ca. 0,15mm. Ich habe leider keine Ahnung woher diese zusätzliche Betrag von ca. 0,05mm kommt. Ich hab schon mehrer Werte ausprobiert, auch bei 3mm Abstand stimmt der Abstand zwischen Leiterbahnen und dem Polygon nicht, ist dann 3,05mm. Das Layout wird mit Altium Designer v6.9 erstellt. Kann mir da jemand helfen? Vielen Dank im Voraus Gruß
