mikrocontroller.net

Forum: FPGA, VHDL & Co. VHDL Eingangsvektor


Autor: User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

ich habe ein VHDL Programm, welches anhand einer Eingangsvariablen 
prüft, ob die Folge von '1001' auftritt.

Hier der Code:

architecture behav of SEQ_1001 is
signal State,Nextstate : integer range 0 to 3:=0;

begin

process (State,X)
begin
case State is
when 0=>
    if X='0' then Z<='0'; Nextstate<=0;
      else Z<='0'; Nextstate<=1;
    end if;
when 1=>
    if X='0' then Z<='0'; Nextstate<=2;
      else Z<='0'; Nextstate<=1;
    end if;
when 2=>
    if X='0' then Z<='0'; Nextstate<=3;
      else Z<='0'; Nextstate<=1;
    end if;
when 3=>
    if X='0' then Z<='0'; Nextstate<=0;
      else Z<='1'; Nextstate<=0;
    end if;
end case;
end process;

process (CLK)
begin
if CLK'event and CLK='1' then
State <=Nextstate;
end if;
end process;
end behav;


Nun muss ich ja die Eingangsvariable X manuell eingaben.
Kann ich diese auch über einen im Programm festgelegten Eingangsvekor 
(zBsp 00011010) eingeben?

Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
du kannst mittels:
signal XYZ : std_logic_vector(7 downto 0);

if X = XYZ(4) then
.
.
end if;
auf einzelne Komponenten eines Vektors zugreifen (kann auch ein Port 
sein)

Edit: Ich glaub ich weiß was du eigentlich meintest, du willst in einem 
Vektor "durch die bits durch gehen".

Das geht am einfachsten wenn du die Eingabe in einem ersten Schrit in 
ein signal kopierst:
XYZ <= Eingabe;
Immer wenn du jezt ein Bit fertig hast schiftest du das Ergebnis z.B. 
nach Links:
XYZ <= XYZ(6 downto 0)&"0"
Hilft dir das weiter? Sosnt beschreib mal was eigentlich dein Ziel ist 
so ganz schlau werd ich da nicht :)

Autor: User (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
dann müsste ich quasi eine schleife for die case anweisung setzen, 
welche den vektor einzeln ausließt und in die variable X scheibt.

Muss ich heute abend nochmal schauen.
Vielen Dank erstmal!

Autor: Läubi .. (laeubi) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Naja ne "Schleife" gibt es in VHDL nicht, du müßtest deine Statemachine 
so erweitern das sie mittels eines Startsignales den Eingang einliest, 
und dan prüft ob die gesuchte Folge vorhanden ist, und am ende dan ein 
SIgnal gefunden/nicht gefunden wieder ausgibt. Wenn die gesuchte folge 
bekannt ist kannst du das ganze auch einfach über eine Abfrage 
realisieren.

Autor: Gast (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
oder einen lumpigen zaehler einsetzen

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.