Platinenlayout so ok?

@Tim Hotfilter (hotty)

>Vielleicht könnt ihr ja mal über mein Layout gucken und mir sagen ob ich
>noch etwas verbessern sollte!

Dein Schaltplan hat keine Bauteilwerte.
Die Symbole (selber gemacht?) der MOSFETs sind falsch, das sind N-Kanal 
Typen, der IRLML6401 ist aber ein P-Kanal.
Die schraffierten Masseflächen macht heute eigentlich keiner mehr. Nimm 
massiv gefüllte.
An JEDES Schieberegister gehören noch 100nF.
An deinem RS485 Tranceiver hast du RX und TX verwechselt.

Reicht das? ;-)

MFG
Falk

P.S. Hast du eine Vollversion von Eagle? Oder bist du ein Super-Duper 
Skalierer?

Na ja, gucke dir nochmal die Bohrdurchmesser und Restring an, die
ersteren erscheinen mir etwas groß, und  Restring an einigen etwas 
klein.
Schaue außerdem mal bei "extensionboardpcb_top". Bei den DIL ICs 
solltest
du die Leiterbahnen zwischen den Pins evl. mittig führen. Auch die VIAs
bei R40 sind sehr nah. Du wirst zwar Lötstop drauf haben, aber dadurch 
liegt die Leiterbahn schon ganz schön nah an R40.
Außerdem die ganzen Konstrukte um die LED-Modulverbinder (siehe Bild). 
Das
sollte einem DRC nicht ganz standhalten. Die Abstände der diagonalen
Leiterbahnen so nah an den SMD-Ecken vorbeizuführen ist gewagt.

Torsten

Danke schonmal für die Tips! Werde die Fehler dann mal beheben und die 
Bilder heute nochmal hochstellen!

@Torsten Schwalm:
Der DRC sagt: No Error ...

@Tim Hotfilter (hotty)

>Der DRC sagt: No Error ...

Und was ist dort als Abstand eingestellt? 4mil? ;-)

Man sollte ein Layout so grob wie möglich und so fein wie nötig machen. 
Bei deiner Komplexität kann man locker auf 10mil Mindestabstand/Breite 
gehen, ggf. sogar 12mil.

MFG
Falk

hmm... bei den Einstellungen von Eagle is bei Abstand von Pad zu Via 
10mil und bei Via zu Wire auch ...

Warum sind die schrafierten Masseflächen denn nicht mehr üblich

So...
habe jetzt die Fehler behoben. ICh hab die Bilder der Schaltungen 
nochmal angehangen. Wenn es noch irgendwelche Fehler gibt dann sagt sie 
mir bitte!

zu den MOSFETs: Ja ich habe das Symbol falsch gemalt ... es is ein 
P-Kanal und kein N-Kanal. Und die 100nF Kondensatoren hab ich auch immer 
dazu gezeichnet .. hatte ich fast ganz vergessen!

Der ISOLATE Wert der Polygone scheint mir ein wenig zu klein, 
wahrscheinlich noch auf der ursprünglichen 0. Hier sollte man schon 
12..20 mils ansetzen. Wenn man einige Leiterbahnen noch ein wenig 
verschiebt und eine handvoll VIAs richtig setzt kann man auch die 
meisten grossen Flächen mit GND füllen. Sieht professioneller aus ;-)

MFG
Falk

Ok Danke!

Habe schon 10mil eingestellt weil mit 0mil auch etwas mikrig erschien...
ich werde das ganze wohl noch auf ca 15mil erhöhen

Noch was, du hast AVCC und AGND nicht angeschlossen, sowie einige VCC 
und GND Pins. Keine gute Idee.

0mil Isolate bedeutet: Es wird der Wire-Wire Clearance Wert aus den 
Design Rules benutzt.

Ok ich werde die VCC und GND Pins noch anschließen!

Ich hätte da noch ne Frage:
Es ist doch sinnvoll die VCC Leitung dicker zu machen wenn ich noch ne 
längere LED Anzeige daraus bauen will... kann ich jetzt Auf der 
Top-Seite z.b. statt einer Masse-Fläche eine "VCC-Fläche" machen oder 
ist das irgendwie Problematisch?

@  Tim Hotfilter (hotty) Benutzerseite

>Es ist doch sinnvoll die VCC Leitung dicker zu machen wenn ich noch ne
>längere LED Anzeige daraus bauen will...

Kann nicht schaden.

>Top-Seite z.b. statt einer Masse-Fläche eine "VCC-Fläche" machen

Ja

> oder
>ist das irgendwie Problematisch?

Nein.

MFG
Falk

Was sind den die "Pümpel" an IC4 (BasicBottom) PIN 5 und 16? Das ist
doch nicht lötbar.
Außerdem die markierten Stellen im Bild. Das ist doch Kacke. Du hast an
vielen Stellen massenhaft Platz, warum setzt du die Vias so doof
nebeneinander? Nutzt du nur den Autorouter? So produzierst du dir
massenhaft mögliche Probleme.
Warum klatschst du (Teil 2 des Bildes) die Leiterbahnen so nah an die 
Pins?
Du hast doch massenhaft Platz.

Torsten

@Torsten Schwalm (torstensc)

>Dateianhang: platine2.jpg (561,9 KB, 11 Downloads)

>Was sind den die "Pümpel" an IC4 (BasicBottom) PIN 5 und 16? Das ist
>doch nicht lötbar.

Und JPG für sowas ist nicht tragbar!

Bildformate!!!

Und damit sich der Herr wieder beruhigen kann nochmal in anders.

hmm wieß ich auch nicht ... ich einfach eine Massefläche mit EAGLE 
erzeugt... ich gluab ich mach mal das Isolate nen bissle größer ... das 
sollte helfen!

ZU den Pins... ich hab den großteil von Autorouter machen lassen ich hab 
nur am Anfang einige Leiterbahnen verlegt. Aber nun merke ich das der 
ziemlich dumm ist!

Auf dieser Platine ist so manches nicht vernünftig lötbar. Das Gefluche 
kann ich mir jetzt schon vorstellen. Aber ich denke, da muss jeder mal 
durch Selbsterfahrung durch, dass nicht jeder Abstand, der am Monitor 
problemlos aussieht, in der Realität keine Probleme macht. Spätestens 
wenn man die 20-te ungewollte Brücke mit Lötsauglitze wieder aufgemacht 
hat, den 10-ten abgelösten Pad repariert hat, achtet man bei der 
nächsten Version ganz von selbst auf ausreichende Abstände.

Druck dir die Layouts doch mal 1:1 aus und dann studierst du mal den 
Ausdruck. Halt auch mal deinen Lötkolben hin um einen Vergleich zu 
kriegen, wie wenig Spielraum du dir tatsächlich gelassen hast. Dann 
sieht man dann zum ersten mal, wieviel Platz tatsächlich vorhanden 
vorhanden ist.

ok danke ... das werd ich mal versuchen
Wobei ich schon öfters TQPF und SO Gelötet hab

Und ich lass mir die ja mit Lötstopp fertigen

Ich würde mir die nicht professionell fertigen lassen wenn das nicht ein 
Bestandteil eines Schulprojektes wäre und ich das Geld dafür auch wieder 
bekomme ...

findet nun noch einer Fehler oder ist das Layout ok ...?

Ein Bild des aktuellen Layouts (300dpi) wäre hilfreich . . .