Forum: FPGA, VHDL & Co. Modelsim: DCM LOCKED_OUT geht nicht auf '1'


von Hochpass (Gast)


Lesenswert?

Hi,
der DCM funktioniert. Clk0 und ClkFX kommen raus. Nur das LOCKED Signal 
geht in der Simulation nicht auf 1. Ich brauche das Ding als 
Resetbedingung. Tut aber nicht.

Verwendet habe ich den Clocking Wizard und hab den DCM nicht von Hand 
eingebunden.

Hat wer Ideen? Ich langsam nicht mehr.

Vielen Dank

von Hochpass (Gast)


Lesenswert?

Es gibt Sachen, die gibts ja gar nicht.
http://www.xilinx.com/support/answers/30812.htm

:-/

von Gast (Gast)


Lesenswert?

Es gibt Regeln, die sich nicht aus logischen Überlegungen ergeben,
sondern aus Erfahrung:

Microsoft: verwende nie ein ungerades Service Pack
 (XP SP3 gilt nicht - das war nur eine Ansammlung von
   vorher veröffentlichten Patches)

Xilinx: Verwende nie eine ISE mit einem SP < 2
  (es sei denn, man macht gerne den Beta-Tester)

von Hochpass (Gast)


Lesenswert?

Hab auch nu SP3 ins ISE eingespielt ;-)

Bitte melde dich an um einen Beitrag zu schreiben. Anmeldung ist kostenlos und dauert nur eine Minute.
Bestehender Account
Schon ein Account bei Google/GoogleMail? Keine Anmeldung erforderlich!
Mit Google-Account einloggen
Noch kein Account? Hier anmelden.