spartan 3a beispielprojekt

[anfänger (Gast)]

Hallo,
ich habe mir das Spartan-3A angeschafft, um mich in die programmierbare 
Logik einzuarbeiten, leider fehlt mir jegliches Grundwissen. Könnte mir 
wohl jemand ein einfaches Projekt, welches nur die LED's auf dem Board 
steuert, zur Verfügung stellen, damit ich einen Einstieg habe.

Grüsse der Anfänger

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

> wohl jemand ein einfaches Projekt ... zur Verfügung stellen
Welches Board?
Welches FPGA?
Welches Gehäuse?
Wo ist der Takt angeschlossen (Pin-Nr)?
Welche Frequenz hat der Takt?
Welche ISE-Version?
Wo ist die LED angeschlossen (Pin-Nr)?

[anfänger (Gast)]

Das Board ist das Xilinx® Spartan®-3A Evaluation Kit.
Auf dem FPGA steht XC3S400A und es hat ein BGA Gehaüse.
Er hat ein 12Mhz Takt an PIN N9 IO_L11P_2/GCLK0.
Die Version von ISE ist 10.1 und es hat 4 LED's an B15 IO_L02P_0/VREF_0, 
C16 IO_L24P_1/A24, C15 IO_L24N_1/A25 und an D14 IO_L23N_1/A23, ich hoffe 
die PINs sind aussagekräfitg, so stehen sie zumindest im Schaltplan.

[anfänger (Gast)]

Hatte ich gerade übersehen, da ist auch noch ein 16MHz Takt an C10 
IO_L09N_0/GCLK5.

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Es geht offenbar um das AVNET Board, das Xilinx-Board hat andere 
Takte...
Das FPGA auf dem Board ist ein XC3S400A-4FTG256C, also das "kleine" 
BGA-Gehäuse.

Im Anhang ein Projekt, schnell mal aufgesetzt (ISE9.1).
Für dich interessant sind die Dateien BlinkerS3A.vhd (der Code) und 
BlinkerS3A.ucf (die Pinzuordnung).


Für den besseren Wiedererkennungswert habe ich den OLD SCHOOL-Style für 
einen getakteten Prozess noch mit implementiert (und auskommentiert), 
ich verwende den nur noch ungern.

[Thomas S. (tstoll)]

Hallo Lothar, weshalb verwendest du den OLD SCHOOL Style nur noch 
ungern? Gibts da gewisse Gründe?

Tom

[walle (Gast)]

Öhm, magst Du mal auf die Avnet Seite gehen? Da gibts jede Menge zum 
Download nur für dieses Board ...

Da ist auch ein VHDL Blinker-Projekt dabei ...

[Lothar M. (Firma: Titel) (lkmiller) (Moderator)]

Thomas Stoll wrote:
> Hallo Lothar, weshalb verwendest du den OLD SCHOOL Style nur noch
> ungern? Gibts da gewisse Gründe?
Ja. Gründe siehe dort:
http://www.lothar-miller.de/s9y/archives/16-Takt-im-Prozess.html

Und so ein böses Latch wie hier:

   process (reset,clk) begin -- Sesitivity-List unvollständig, weil "and clk'event" fehlt
      if (reset='1') then
         out <= '0';
      elsif (clk='1') then   -- hier fehlt  "and clk'event" 
         out <= inp;
      end if;
   end process;

wird dir niemals mehr passieren.
Übrigens: diesen echt üblen Fehler wirst du wegen der unvollständigen 
Sensitivity-List in der Simulation nicht sehen, dort sieht alles gut 
aus: out ändert sich nur, wenn sich clk oder reset ändern :-o

Und weil

   process begin
      wait until rising_edge(clk);
      :
   end process;

keine solche Liste enthält, wird zwangsläufig korrekt simuliert. Zudem 
gibt es keinen asynchronen Reset mehr.
>>> Reset Costs More Than You Think! <<<
sagt Xilinx dazu. Und im 
Beitrag "Re: Fläche des Designs optimieren" bewahrheitet sich 
das.

[Gast (Gast)]

Wie ich mir den Code angeschaut hab, ist mir auch sofort aufgefallen, 
dass die sensitivity-list leer ist ... Das kann nur Vorteile haben :-)

[anfänger (Gast)]

Ich bin jetzt den ganzen Morgen dabei, das Projekt zum Laufen zu 
bekommen und jetzt klappt es, vielen Dank für die schnelle und gute 
Hilfe.

Gruss der Anfänger