Speichermodelle - warum ist VHDL da so schlecht vertreten?

amis bevorzugen verilog

Soweit ist mir das schon klar, aber ein paar Kunden wirds ja wohl in EU 
auch geben, zumindest genug damit es sich auszahlt, ein generisches 
Modell anzubieten.

eigentlich dürfte das ja aber kein problem darstellen ...jedenfalls wenn 
du  (bei Modelsim o.ä.) eine "mixed license" hast, dann kannst du auch 
die verilog dateien zum simulieren benutzen...
oder gibt es noch anderen probleme?

Wir haben beim Modelsim nur die VHDL Lizenz, daher könnte es durchaus 
ein Problem werden. Und es wundert mich einfach, so ein 
parametrisierbares Speichermodell in VHDL ist ja nun auch wieder nicht 
so groß/teuer, dass es für die Hersteller unleistbar wäre. Aber bei DDR3 
wirds anscheinend schon eng mit Modellen, dabei ist so ein Modell mit 
dem man entwicklen kann sicher für die generelle Akzeptanz von diesen 
Speichern vorteilhaft.

tja warum: also ich denke das hat zwei Gründe:
1) große Firmen können sich die sog. "mixed HDL"
 Lizenzen von Mentor (Modelsim SE), Cadence (ncsim) oder
 gar Synopsys leisen.
 Mit diesen Lizenzen geht das Mischen von Verilog und VHDL Problemlos.
2)Den Amis ist das Problem egal sie machen eh nur Verilog.

So nun haben kleinere/mittlere Europäische "VHDL" Firmen
diese Möglichkeiten:
a) Modelsim SE Lizenz kaufen            (sehr teuer).
b) das verilog model selbst umschreiben (sehr aufwändig).
c) den RAM Hersteller anschreiben und nach VHDL
   Modellen fragen     (positive Antwort sehr unwahrscheinlich).

> d) http://www.google.de/search?q=verilog2vhdl+converter ;)

Welches Tool meinst du konkret? Google spuckt ja tausende aus. Die 
meisten davon übersetzen den Code aber nicht 1:1, weil sie es nicht 
schaffen, die Sprachkonstrukte korrekt aufeinander abzubilden oder 
schlicht nicht alle Konstrukte unterstützen. Den umgewandelten Code erst 
mal auf Korrektheit zu überprüfen ist wohl kaum eine Option.