mikrocontroller.net

Forum: HF, Funk und Felder Highspeed DAC > 350MSPS mit DDR LVDS und niedriger Latenz gesucht


Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen,

ich suche für eine spezielle Anwendung (mit FPGA) einen DAC mit einer 
hohen Abtatsrate (mindestens 350MSPS besser noch 500MSPS) und mindestens 
12Bit Auflösung. Soweit habe ich auch kein Problem entsprechende 
Bauteile zu finden.

Da ich den DAC von einem FPGA aus betreiben möchte und mir so wenig wie 
möglich Laufzeitprobleme einfangen möchte, sollte der DAC über ein 
paralleles LVDS Interface verfügen und idealerweise als DDR 
(DoubleDataRate) laufen.

Leider - und das ist mein eigentliches Problem - sind viele sehr 
schnelle Bausteine mit einer unglaublich langen Latenz gesegnet!!
Viele der DACs in dem Bereich sind für die Erzeugung von hochfrequenten 
Modulationssignalen ausgelegt und bieten auch gerne mal 
Interpolationsfilter an.

Beispiel:
TI - DAC5681    1GSPS 16Bit DAC
Läuft auf 500MSPS  -> 2ns Clockcycle
Clk-Delay: 72 Cycles im besten Falle -> 72 * 2ns = 144ns
Propagation delay: 2,5ns
Settling-Time:     10,4ns

Absolutes Delay: 156,9ns
Zwischen Dateneingabe und analogem Ausgangssignal.


Mein derzeitiger Favorit ist der TI- DAC5675A  aber leider ohne DDR 
Interface. Absolutes Delay @ 400MHz: 20,5ns
Mir macht die Datenausgabe mit >400MHz im Spartan3 mit SingleDataRate 
Sorgen, lieber würde ich auf einen DDR Baustein setzen.


Bisher habe ich Maxim, Ti und ADI abgegrast - vielleicht habe ich etwas 
übersehen. Hat jemand einen bessern Tip?   DANKE!

Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Bin jetzt bei Analog Devices fündig geworden.
Ein Entwickler hat mir einen Screenshot des AD9726 geschickt. Der hat 9 
Clocktakte Latenz zwichen Eingangsdaten und Ausgangssignal die im 
Wesentlichen der Clockreconstruktion und Datenufbereitung geschuldet 
sind.

Ich musste bei der Suche feststellen, dass es nur sehr wenige passende 
Wandler gibt. Und die passenden Bausteine sind teilweise nur in Mengen 
ab 1k Stück erhältlich.

Autor: ... (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
>Hat jemand einen bessern Tip?

Einen ECL Treiber pro bit, und dann ein R-2R Netzwerk dahinter. Da 
sollte man auf 1ns runter kommen. Ein MC10EP89D hat eine Verzoegerung 
von 300ps.

Autor: Michael (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hmm,
das müsste aber eine extrem niedrige Impedanz haben, damit die hinteren 
Bits überhaupt noch einigermaßen phasenrichtig ankommen.
Die schnellen OPAMPs sind größtenteils Currentfeedback Typen und wollen 
mit entsprechend Strom gefüttert werden.

Aber danke.

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.