mikrocontroller.net

Forum: FPGA, VHDL & Co. Vom Jedec File zu den Gleichungen


Autor: Michi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo zusammen.
Habe da ein kleines Problem.
Wer kann mir erklären wie ich mit Hilfe des Jedec File und des Daten-
blattes z.B. Gal 16V8 die Gleichungen ermitteln kann die in dem File
stecken.Muß das ganze per Hand machen und darf keine Software verwenden.
Gruß und danke
Michi

Autor: Lothar Miller (lkmiller) (Moderator) Benutzerseite
Datum:

Bewertung
0 lesenswert
nicht lesenswert
> Wer kann mir erklären wie ich mit Hilfe des Jedec File und des Daten-
> blattes z.B. Gal 16V8 die Gleichungen ermitteln kann
Probiers erst mal mit dem umgekehrten Weg:
Nimm eine einfache logische Funktion und versuche das Jedec-File zu 
erzeugen.


Was weißt du über die Funktion, die im GAL ist? Ist es ein einfacher 
Adressdecoder oder ist eine StateMachine oder ein Zähler drin? Welche 
Funktion hat das GAL?

Autor: Andreas (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Hallo Michi,
mal vom Grundsatz her:

Ein GAL baut sich in die folgenden Komponenten auf:

+Ein Tristatebuffer an jedem GAL-Ausgang
+Ein Multiplexer welcher zwischen Kombinatorischer Gleichung und 
Registerausgang wählt
+Ein Register je Makrozelle
+Ein Multiplexer am clockeingang des GALS welcher zwischen 
+kombinatorischer Logic (AND Zeile) und dedizierter Clockleitung wählt
Eine kombinatorische Logic aus mehreren ODER Termen. Die Einzelnen 
Eingänge am ODER sind wiederum AND Terme

jede AND Termzeile bekommt alle Eingangssignale und Rückkopplungen 
(Register) in nativer und invertierter Form zu sehen. Ob das Signal oder 
das invertierte oder gar keins im AND Term landet entscheidet ein Bit.

Die AND-Zeile kannst Du Dir relativ einfach auf einem karrierten Blatt 
"nachbauen".
Du erhällst dann eine disassemblierte Gleichung nach dem Schema

OUT = SIGNAL1 UND /SIGNAL2 UND SIGNAL4
    ODER SIGNAL1 & SIGNAL6
    ....

Ob dann das Signal direkt rausgeführt ist oder als Eingang des Registers 
dient steht dann in einer anderen Sektion mit den Multiplexern...

Im Jedec File finden sich nun die AND Zeilen und die anderen 
MultiplexerEingänge wieder. Ich meine aber, das in den normalen 
Datenblättern kein Bezug auf den Aufbau der JEDEC Files genommen 
wird...?

Gruß

Andreas

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.