Hallo Michi,
mal vom Grundsatz her:
Ein GAL baut sich in die folgenden Komponenten auf:
+Ein Tristatebuffer an jedem GAL-Ausgang
+Ein Multiplexer welcher zwischen Kombinatorischer Gleichung und
Registerausgang wählt
+Ein Register je Makrozelle
+Ein Multiplexer am clockeingang des GALS welcher zwischen
+kombinatorischer Logic (AND Zeile) und dedizierter Clockleitung wählt
Eine kombinatorische Logic aus mehreren ODER Termen. Die Einzelnen
Eingänge am ODER sind wiederum AND Terme
jede AND Termzeile bekommt alle Eingangssignale und Rückkopplungen
(Register) in nativer und invertierter Form zu sehen. Ob das Signal oder
das invertierte oder gar keins im AND Term landet entscheidet ein Bit.
Die AND-Zeile kannst Du Dir relativ einfach auf einem karrierten Blatt
"nachbauen".
Du erhällst dann eine disassemblierte Gleichung nach dem Schema
OUT = SIGNAL1 UND /SIGNAL2 UND SIGNAL4
ODER SIGNAL1 & SIGNAL6
....
Ob dann das Signal direkt rausgeführt ist oder als Eingang des Registers
dient steht dann in einer anderen Sektion mit den Multiplexern...
Im Jedec File finden sich nun die AND Zeilen und die anderen
MultiplexerEingänge wieder. Ich meine aber, das in den normalen
Datenblättern kein Bezug auf den Aufbau der JEDEC Files genommen
wird...?
Gruß
Andreas