mikrocontroller.net

Forum: FPGA, VHDL & Co. Signalsequenz über DA mit Hilfe von NIOS ausgeben


Autor: Hi (Gast)
Datum:

Bewertung
0 lesenswert
nicht lesenswert
Ich möchte mit meinem FPGA-Board ein System aufbauen, welches nach dem 
Anlegen eines periodischen Triggersignals eine Signalsequenz von einer 
Speicherkarte liest und diese über den DA-Wandler ausgibt. Das Auslesen 
der Speicherkarte soll mit Hilfe des Softcore NIOS gemacht werden. 
Außerdem soll vor dem Eingang des DA-Wandlers ein FIFO eingebaut werden, 
damit nach dem Anlegen des Triggersignals die Speichersequenz ohne 
Unterbrechung ausgegeben wird. Wie kann ich sicherstellen, dass die 
Ausgabe der Speichersequenz kontinuierlich erfolgt? Wie könnte ich die 
maximal mögliche Abtastrate herausfinden, mit welcher der DA-Wandler 
betrieben werden kann? Hat schon mal jemand so was aufgebaut?

Antwort schreiben

Die Angabe einer E-Mail-Adresse ist freiwillig. Wenn Sie automatisch per E-Mail über Antworten auf Ihren Beitrag informiert werden möchten, melden Sie sich bitte an.

Wichtige Regeln - erst lesen, dann posten!

  • Groß- und Kleinschreibung verwenden
  • Längeren Sourcecode nicht im Text einfügen, sondern als Dateianhang

Formatierung (mehr Informationen...)

  • [c]C-Code[/c]
  • [avrasm]AVR-Assembler-Code[/avrasm]
  • [vhdl]VHDL-Code[/vhdl]
  • [code]Code in anderen Sprachen, ASCII-Zeichnungen[/code]
  • [math]Formel in LaTeX-Syntax[/math]
  • [[Titel]] - Link zu Artikel
  • Verweis auf anderen Beitrag einfügen: Rechtsklick auf Beitragstitel,
    "Adresse kopieren", und in den Text einfügen




Bild automatisch verkleinern, falls nötig
Bitte das JPG-Format nur für Fotos und Scans verwenden!
Zeichnungen und Screenshots im PNG- oder
GIF-Format hochladen. Siehe Bildformate.
Hinweis: der ursprüngliche Beitrag ist mehr als 6 Monate alt.
Bitte hier nur auf die ursprüngliche Frage antworten,
für neue Fragen einen neuen Beitrag erstellen.

Mit dem Abschicken bestätigst du, die Nutzungsbedingungen anzuerkennen.